已选分类
工学计算机科学与技术
单选题以下不属于显示卡的总线类型是( )。 A．ISA B．VLSA C．PCI D．AGP
单选题下列说法中正确的是______。
A.指令流水线可以缩短一条指令的执行时间
B.实现指令流水线并不需要增加额外的硬件
C.指令流水线可以提高指令执行的吞吐率
D.理想情况下，每个时钟内都有一条指令在指令流水线中完成
单选题目前主流的主板是( )主板。 A．AT B．ATX C．Baby AT D．NLX
单选题下列有关CPU响应外部中断请求的叙述中，错误的是______。
A.每条指令结束后，CPU都会转到“中断响应”周期进行中断响应处理
B.在“中断响应”周期，CPU先将中断允许触发器清“0”，以使CPU关中断
C.在“中断响应”周期，CPU把后继指令地址作为返回地址保存在固定地方
D.在“中断响应”周期，CPU把取得的中断服务程序的入口地址送PC
单选题为了使AX和BX寄存器中的16位二进制数具有相同的符号位，下面的程序段中应填写什么指令？ PUSH AX ______ TEST AX, 8000H JZ SAME XOR BX, 8000H SAME: POP AX A．AND AX, BX B．XOR AX, BX C．SUB AX, BX D．OR AX, BX
单选题传输一幅分辨率为640像素×480像素、65536色的图片(采用无压缩方式)，假设采用数据传输速度为56kbit/s，大约需要的时间是______。
A.34.82s
B.42.86s
C.85.71s
D.87.77s
单选题假设DST DW 1234H，5678h，执行LES DI，DWORD PTR DST指令后，(DI)=______。 A．5678H B．3412H C．1234H D．7856H
单选题假定采用单体存储器组织方式，CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需要8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和Cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则Cache的一次缺失的时间开销至少为______个时钟周期。
A.64
B.72
C.80
D.160
单选题
商店里买不到的触发器有( )
A、JK触发器 B、RS触发器 C、触发器
单选题20世纪60—70年代，在美国的______州，出现了一个地名叫硅谷，该地主要工业是______，它也是______的发源地。
单选题CPU对通道的启动是通过____实现的。【国防科技大学2001年】
单选题
CPU响应外部中断请求是( )。
A、在一条指令执行结束后
B、在一个机器周期结束后
C、一旦请求，立即响应
D、中断类型码n引起
单选题以下关于校验码的叙述中，正确的是______。
Ⅰ．校验码的码距必须大于2
Ⅱ．校验码的码距越大，检、纠错能力越强
Ⅲ．增加奇偶校验位的位数，可以提高奇偶校验的正确性
Ⅳ．采用奇偶校验可检测出一位数据错误的位置并加以纠正
Ⅴ．采用海明校验可检测出一位数据错误的位置并加以纠正
Ⅵ．CRC码是通过除法运算来建立数据和校验位之间的约定关系的
单选题I/O接口中的数据缓冲器的作用是______。 A．用来暂存外围设备和CPU之间传送的数据 B．用来暂存外围设备的状态 C．用来暂存外围设备的地址 D．以上都不是
单选题下面各存储器件中，用于存储微程序的是______。
A.主存
B.Cache
C.控制存储器
D.辅存
单选题标准总线内部结构包含______。
A.数据传送总线
B.仲裁总线
C.公用总线
D.以上三项均是
单选题在主存储器和CPU之间增加Cache的主要目的是______。 A．降低整机系统的成本 B．解决CPU和主存之间的速度匹配问题 C．扩大主存容量 D．替代CPU中的寄存器工作
单选题在主机与外设的信息传送中，______不是一种程序控制方式。
A.直接程序控制
B.程序中断
C.直接存储器存储(DMA)
D.通道控制
单选题下列关于变址寻址的说法中，不正确的是______。
A.变址寻址扩大了指令的寻址范围
B.变址寻址适合于编制循环程序
C.变址寻址适合处理数组
D.变址寄存器的内容由操作系统确定，在执行的过程中不可变
单选题______型号计算机的推出标志了计算机时代的开始。 A．ENIAC B．EDVAC C．EDSAC D．UNIVAC-I