已选分类
工学计算机科学与技术
问答题一种一地址指令的格式如下：【浙汀大学2000年】其中，I为间址特征，X为寻址模式，A为形式地址。设R为通用寄存器，也可作为变址寄存器。在表4-3中填入适当的寻址方式名称。
问答题假设有一个具有如下属性的系统：·存储器是字节寻址的。·存储器访问是对1字节字的(而不是4字节字)。·地址宽12位。·高速缓存是2路组相联的(E=2)，块大小为4字节(B=4)，有4个组(S=4)。高速缓存的内容如图1所示，所有地址、标记和值都以十六进制表示。图1高速缓存的内容
问答题CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache存取周期为40ns，主存储取周期为160ns。求：
(1)Cache的命中率H。 (2)Cache-主存系统的访问效率e。
(3)平均访问时间Ta。
问答题用32位二进制补码表示整数，可以表示的最大正数是2驰一1，绝对值最大的负数是-2
31
。为什么正、负数范围不对称(即为什么负整数比正整数多一个)?写出这两个数的二进制代码(用十六进制表示)。
问答题某机字长为16位，数据总线也为16位，内存容量64KB，包含8个16位通用寄存器R0～R7。指令系统基本要求是：
◇128条双操作指令，且其中必有一操作数是寄存器直接寻址。
◇另一操作数的寻址方式有4种：立即寻址，寄存器直接寻址，寄存器间接寻址，变址寻址。立即数和变址寻址时的位移量为16位。
◇指令长度应满足16的倍数，且要求尽量短。
(1)列出通常在指令系统格式设计过程中应该考虑的主要因素。
(2)给出该机指令系统的设计方案(提示：画出指令格式图，说明指令各字段的位数和含义)。
问答题什么是CISC?什么是RISC?它们各有哪些特点?
问答题下图所示为磁记录原理的两种方式的波形图，请按小圆圈序号的位置写出相应的记录方式或二进制数值。若为波形的方式，则写出它的特点。
问答题某计算机主存地址空间大小为1GB，按字节编址。Cache可存放64KB数据，主存块大小为128字节，采用直接映射和全写(Write-Through)方式。问：
问答题设有一个直接映像方式的Cache，其容量为8KB，每块内有16B，主存的容量是512KB，求：
问答题设某计算机共能完成78种操作，若指令字长为16位，试问单地址格式的指令其地址码可取几位?若想使指令的寻址范围扩大到2
16
，可采用什么方法?举出三种不同的例子加以说明?
问答题原理性地说明子程序调用指令的指令格式和执行步骤。
问答题8086/8088 CPU同8位CPU相比，它在执行指令的操作方面有什么重大技术改进?
问答题某80x86系统中，若8259A处于单片、全嵌套工作方式，并且采用非特殊屏蔽和非特殊结束方式，中断请求采用边沿触发，IR0的中断类型码为60H，试编写8259A的初始化程序。设8259A的端口地址为93H、94H。
问答题请简述总线的物理和逻辑连接的具体含义。
※注意：需理解总线连接的两个方面，学习时不能仅注重物理连接。
问答题什么是串行通信?
问答题某8位计算机主存容量32K字节，组相联Cache容量2K字节，每组4Blocks，每Block 64个字节。假设Cache开始是空的，CPU从主存存储单元0开始顺序读取2176个字节数据(即按地址0、1、2的顺序一直读取到地址单元2175)，然后再重复这样的读数过程7遍(共8遍)，Cache速度是主存速度的10倍，采用LRu替换算法，假定块替换的时间忽略不计，计算采用Cache后的加速比。
问答题简述通道的功能。
问答题现在芯片的制造技术正在向什么方向发展?应当如何加快其发展速度?
问答题假设：某8位机的地址码为16位，主存按字节编址，其中最高8KB主存空间为系统BIOS程序区，其余为用户程序区。现有4K×4位的ROM芯片和8K×4位的SRAM芯片。问：该机所允许的最大主存空间是多少?构建该机所允许的最大空间的主存，需用上述规格的ROM芯片和SRAM芯片各多少?
问答题某台计算机只有Load/Store指令能对存储器进行读/写操作，其他指令只对寄存器进行操作。根据程序跟踪试验结果，己知每条指令所占的比例及CPI数，见下表。
每条指令所占的比例及CPI数
指令类型
指令所占比例
CPI
算术逻辑指令
43%
1
Load指令
21%
2
Store指令
12%
2
转移指令
24%
2
求上述情况的平均CPI。
假设程序由M条指令组成。算术逻辑运算中25%的指令的两个操作数中的一个已在寄存器中，另一个必须在算术逻辑指令执行前用Load指令从存储器中取到寄存器中。因此有人建议增加另一种算术逻辑指令，其特点是一个操作数取自寄存器，另一个操作数取自存储器，即寄存器一存储器类型，假设这种指令的CPI等于2。同时，转移指令的CPI变为3。求新指令系统的平均CPI。