学科分类

已选分类 工学计算机科学与技术
问答题编写程序段,完成AX内容乘10的操作(不能用乘法指令)。
进入题库练习
问答题编写一段程序从P1口输出数据0~255。
进入题库练习
问答题超标量处理机在一个时钟周期能够_______发射多条指令,超流水处理机在一个时钟周期能够________发射多条指令。
进入题库练习
问答题可编程计数器/定时器8253选用二进制与十进制计数的区别是什么?每种计数方式的最大计数值分别为多少?
进入题库练习
问答题某机器采用一地址格式的指令系统,允许直接和间接寻址(机器按字寻址)。机器配有如下硬件:ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器Rx和基址寄存器RB,均为16位。
进入题库练习
问答题设某CPU有A0~A15共16根地址线,DO~D7共8根数据线,并用MREO(低电平有效)作访存控制信号,WR作读(高电平有效)/写(低电平有效)内存控制线。请利用给出的RAM芯片,设计一个容量为32KB,地址从0000H~7FFFH,且采用低位交叉编址的多体并行存储器。要求:【哈尔滨工业大学2002年】
进入题库练习
问答题某计算机字长为16位,存储器直接寻址空间为128字,变址时的位移量为-64~+63,16个通用寄存器均可作为变址寄存器。采用扩展操作码技术,设计一套指令系统格式,满足下列寻址类型的要求: (1)直接寻址的二地址指令3条。 (2)变址寻址的一地址指令6条。 (3)寄存器寻址二地址指令8条。 (4)直接寻址的一地址指令12条。 (5)零地址指令32条。
进入题库练习
问答题设某SRAM芯片存储容量为16K×8位,问:
进入题库练习
问答题由M 1 、M 2 构成的两级存储体系,其容量分别为S 1 、S 2 ,它们的位价格分别为C 1 、C 2 ,读取时间分别为T A1 、T A2 ,在访问存储器中一次访问到的信息量分别为N 1 、N 2 。试计算平均存取时间T和平均位价格C,若S 2 >>S 1 ,则平均价格将接近于M 1 还是M 2 的单位价格?【上海大学2000年】
进入题库练习
问答题假设指令流水线分取指(FI)、译码(ID)、执行(EX)、回写(WR)4个过程段,共有10条指令连续输入此流水线。
进入题库练习
问答题假定硬盘传输数据以32位的字为单位,传输速率为1MB/s。CPU的时钟频率为50MHz。
进入题库练习
问答题指出下列指令中各操作数的大小。
进入题库练习
问答题与并行传送相比,串行传送有哪些特点?串行传送的核心电路是什么?它在串行传送中起着什么作用?
进入题库练习
问答题屏幕保护程序Sim Aquarium的核心就是一个紧密循环(tight loop),它可以计算出256个海藻(algae)的平均位置。在一台具有块大小为16字节(B=16)、整个大小为1024字节的直接映射数据缓存的机器上测量它的高速缓存性能。定义如下: 1 struct algae_position{ 2 int x; 3 int y; 4 }; 5 6 struct slgae_position grid [16][16]; 7 int total_x=0,total_y=0; 8 int i, j; 还有如下假设: ·sizeof(int)==4。 ·grid从存储器地址0开始。 ·这个高速缓存开始时是空的。 ·唯一的存储器访问是对数组grid的元素访问。变量i、j、total_x和total_y存放在寄存器中。 确定下面代码的高速缓存性能: 1 for(i=0; i<16; i++){ 2 for(j=0; j<16; j++){ 3 total_x+=grid[i][j].x; 4 } 5 } 6 7 for(i=0; i<16; i++){ 8 for(j=0; j<16; j++){ 9 total_y+=grid[i][j].y; 10 } 11 }
进入题库练习
问答题某模型机的数据通路结构如下图所示。用寄存器传送语句(如PC→MAR),拟出下列指令从读取到执行的完整流程。(1)数据传送指令MOVX(R0),Y(R1),源和目的操作数地址均采用变址寻址,第1个参数X为源操作数的形式地址,第2个参数为目的操作数的形式地址,分别位于指令的第2个和第3个存储字。(2)数据求反指令COM--(R0),采用自减型寄存器间接寻址,结果送回自减后的地址单元。
进入题库练习
问答题已知:A=-1001、B=-0101,求[A+B] 补 。
进入题库练习
问答题一个8259A主片,连接两个8259A从片,从片分别经主片的IR2及IR5引脚接入,问系统中优先排列次序如何?
进入题库练习
问答题中断屏蔽和禁止中断有什么不同?【天津大学2003年】
进入题库练习
问答题画出串行链式查询方式结构图,简述BG、BR和BS线的作用,并指出该方式的优缺点。
进入题库练习
问答题设某计算机中,CPU的地址总线为A15~A0,数据总线为D7~D0(A0、D0为最低位)。存储器地址空间为3000H~67FFH。其中,3000H~4FFFH为ROM区,选用4K×2位的ROM芯片;5000H~67FFH为RAM区,选用2K×4位的SRAM芯片。请问:
进入题库练习