单选题在Verilog HDL的常数中，二进制数符号是用( )表示。 A．d或D B．b或B C．o或O D．h或H
单选题触发器是一种( )电路。 A．单稳态 B．双稳态 C．无稳态
单选题在基于Verilog HDL的触发器的设计中，能够实现下降沿触发的关键字是( )。 A．posedge B．negedge C．notif0 D．notif1
单选题欲用移他寄存器产生序列信号10111100，则至少需要______级触发器。 A．2 B．3 C．4 D．5
单选题通常，单个晶体管的β值约为( )，极间电容约为( )。
单选题单稳态触发器可用来( )。 A．产生矩形波 B．产生延迟作用 C．存储器信号 D．把缓慢信号变成矩形波
单选题在传感器接口电路中，较适合阻抗变化型传感器的接口电路是______。 A．F/V电路 B．V/F电路 C．电桥电路 D．电荷放大器
单选题差分放大器能放大( )信号，抑制( )信号，表示这种能力强弱的指标是( )。
单选题欲产生序列信号11010111，则至少需要______级触发器。
A.2
B.3
C.4
D.5
单选题用Verilog HDL的门类型关键字( )来描述使能控制端为高电平有效的三态非门。 A．bufif1 B．bufif0 C．notif1 D．notif0
单选题
随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。
A、全部改变 B、全部为1 C、不确定 D、保持不变
单选题操作符是Verilog HDL预定义的函数名字，操作符由( )个字符组成。 A．1 B．2 C．3 D．1～3
单选题
对同一逻辑门电路，分别使用正逻辑和负逻辑表示输出与输入之间的逻辑关系，其表达式（ ）。
A、互为反函数
B、互为对偶式
C、相等
D、以上都不正确
单选题用低电平为输出有效的译码器实现组合逻辑电路时，还需要( )。 A．与非门 B．或非门 C．与门 D．或门
单选题如果晶体三极管的______，则该管工作于饱和区。 A．发射结正向偏置，集电结反向偏置 B．发射结正向偏置，集电结正向偏置 C．发射结反向偏置，集电结正向偏置 D．发射结反向偏置，集电结反向偏置
单选题在Verilog HDL的常数中，八进制数符号是用( )表示。 A．d或D B．b或B C．o或O D．h或H
单选题下面3个参数中数值最大的是______。 A．满功率带宽FPBW B．3dB带宽BW C．单位增益带宽BWu
单选题在下图所示电路中，Zi=______。
单选题
不属于PLD基本结构部分的是（ ）。
A、与门阵列
B、或门阵列
C、与非门阵列
D、输入缓冲器
单选题A⊙B对应的逻辑运算是______；A·B对应的逻辑运算是______。 A．与运算 B．或运算 C．异或运算 D．同或运算