问答题若AX=5555H，BX=FF00H，试问在下列程序段执行后，AX=?BX=?CF=? AND AX，BX XOR AX，AX NOT BX
问答题什么是任务?一个任务的执行必须具备哪些条件?
问答题设某计算机有4级中断A、B、C、D，其硬件排队优先级次序为A＞B＞C＞D。下表列出了执行每级中断服务程序所需的时间。
{{B}}执行每级中断服务程序所需的时间{{/B}}
中断服务程序
所需时间
A
5μs
B
15μs
C
3μs
D
12μs
如果以执行中断服务程序的时间作为确定中断优先级的尺度(时间越短优先级越高)，试问
问答题8086/8088微处理器对RESET复位信号的复位脉冲宽度有何要求?复位后内部寄存器的状态如何?
问答题486在16位和32位空间中各有哪些寻址方式?这些寻址方式有哪些共同点和不同点?使用时应该注意一些什么?
问答题堆栈寻址方式中，设A为累加器，SP为堆栈指示器，：Msp为SP指示的栈顶单元，如果进栈操作是：(SP)-1→SP，(A)→Msp，那么出栈操作应为_______。
问答题某计算机的存储器容量为64K×8位，其片选信号为M，接有8片8K×8位的存储芯片。
问答题说明计算机的组合逻辑控制器和微程序控制器在组成和运行原理两个方面的异同之处，比较其优缺点。
问答题已知X-0.1010，Y=0.1101，用补码加、减交替法计算X/Y。
问答题试简述AMD目前流行的Socket插槽。
问答题何谓总线仲裁?一般采用何种策略进行仲裁，简要说明它们的应用环境。
问答题某一单流水线处理机．包含取指、译码、执行3个功能段。取指、译码各需1T：在执行段，MOV操作需2T，ADD操作需3T，MUL操作需4T；各操作在1T内取数，在最后1T写结果。执行下面的程序后按要求分析指令流水线的功能。 k： MOV R1，R0； R1←(R0) k+1： MOV R0．R2，R1； RO←(R1)*(R0) k+2： MOV R0，R2，R1； RO←(R2)+(R3) (1)设计并画出流水线功能段的结构图。 (2)考虑指令数据相关性，设计并画出指令执行过程流水线的时空图。 (3)为了加快速度，可以采取哪些改进措施。
问答题下面的程序是根据P0口的工作状态确定P1口输出。
问答题Pentium 4微处理器由哪些主要的单元组成?
问答题某机器采用微程序技术设计控制器。已知每一条机器指令的执行过程均可由8条微指令组成的微程序来完成，该机器的指令系统采用6位定长操作码格式，控制存储器至少应能容纳多少条微指令?如何确定机器指令操作码与各指令的微程序入口地址的对应关系，请给出具体方案。
问答题现在的DDR2内存支持多少频率?它采用什么DIMM接口标准?它在技术上的突破点是什么?
问答题如果数据段中字单元的有效地址0032H，其中存放的内容为1234H，当指令 NOV AX，[B2H] 和LEA AX，[32H] 执行后，AX中的内容分别为多少?
问答题假定X=0.0110011×211，Y=0.1101101×2-10(此处的数均为二进制)，计算X×Y。
问答题已知CPU数据总线为8位，地址总线为16位，请用2K×8位的存储芯片将存储系统扩展成6K×8位，并指出需要几块内存芯片。
问答题80386的分页单元是可选的单元吗?如果不使用分页单元，对地址转换有何影响?