问答题设CPU有16根地址线，8条数据线，并用/MREQ做访问存储器的控制信号，使用R/W做读写命令信号。要求存储系统最低8KB的地址是系统程序区ROM，与其相邻的高8KB的地址是系统程序工作区RAM，最高区域24KB的地址是用户程序区RAM。已知ROM和RAM存储芯片都为8K×8位，要求： (1)写出每片存储芯片的地址范围(用十六进制表示)； (2)自选或设计译码电路，画出CPU、译码器和存储芯片的逻辑连接图。
问答题假设：某机主存容量为2M字节，Cache容量为8K字节，采用2路组相联结构，每个数据块大小为128字节。问：
(1)Cache共分为多少组?每组有多少个数据块?
(2)主存共分多少组?每组多少个数据块?
(3)主存地址的格式(各字段名称及其位数)是什么?
(4)Cache中每个数据块对应的Tag至少应该有多少位?
(5)Cache中Tag的内容应该来自主存地址中的哪个字段?
问答题什么是半双工?什么是全双工?
问答题冯.诺依曼机是由_____、_____、_____以及输入设备、输出设备五大部件组成。
问答题把二进制数(110100110101)2转换为十六进制数。
问答题AGP比PCI在性能上有什么提高?现有哪些版本?
问答题在字长为8位的计算机中，下列数的原码、反码及补码各为多少? +18、-18、+31、-31、+127、-127
问答题PC的电源管理电路是通过什么措施来降低被控电路的功耗的?常见的PC电源管理有哪些标准?
问答题设X=2
7
×(29/32)，Y=2
5
×(5/8)，阶码为3位，尾数为5位(均不包含符号数)，用变形补码计算X+Y，要求按照计算机中浮点数的运算方法写出详细运算步骤。
问答题推动微型计算机硬件技术发展的基本因素和显著特点是什么?计算机硬件技术发展的主要趋势有哪些?
问答题设有一个CPU的指令执行部件如下图所示，由Cache每隔100ns提供4条指令。(注：B1、B2和B3是3个相同的并行部件)一个CPU的指令执行部件
问答题设有浮点数，x=2
5
×(+9/16)，y=2
3
×(-13/16)，阶码用4位(含1位符号位)补码表示，尾数用5位(含1位符号位)补码表示，求真值x/y=?要求写出完整的浮点运算步骤，并要求直接用补码加减交替法完成尾数除法运算。
问答题某计算机字节长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如下图所示。图单字长指令格式转移指令采用相对寻址方式，相对偏移用补码表示，寻址方式的定义见下表。{{B}}表寻址方式的定义{{/B}}Ms/Md寻址方式助记符含义000B寄存器直接Rn操作数=(Rn)001B寄存器间接(Rn)操作数=((Rn))010B寄存器间接、自增(Rn)+操作数=((Rn))，(Rn)+1→Rn011B相对D(Rn)转移目标地址=(PC)+(Rn)注：(x)表示存储地址x或寄存器x的内容。回答下列问题：
问答题计算机系统总线经历了怎样的一个发展历程?
问答题PC的中断控制电路有哪两种类型?它们分别用在什么场合?它们的主要工作是什么?有什么异同?
问答题设二进制浮点数的阶码有3位、阶符1位、尾数6位、尾符1位，分别将下列各数表示成规格化的浮点数。 (1) X=1111.0111 (2) Y=-1111.01011 (3) Z=-65/128 (4) W=+129/64
问答题试简要说明半导体存储器如何分类?
问答题若字长为32位的二进制数用补码表示时，试写出其范围的一般表示式及其负数的最小值与正数的最大值。
问答题某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0～R1，暂存器C和D。(1)请将各逻辑部件组成一个数据通路，并标明数据流向。(2)画出“ADDR1，(R2)+”指令的指令周期流程图，指令功能是(R1)+((R2))→R1。
问答题简述中断的作用。