已选分类
工学
试题题型
单选题与本指令的地址有关的寻址方式是
____
。
单选题浮点数的格式为10位字长，阶码4位，基为2。当阶码和尾数均用原码表示，且为规格化形式(采用隐藏位)，下面
____
浮点数表示0.4。
单选题CPU执行一段程序时，Cache完成存取的次数为3800次，主存完成存取的次数为200次，已知Cache存取周期为50ns，主存为250ns，那么Cache/主存系统的效率为______。
A.86.3%
B.87.2%
C.83.3%
D.85.5%
单选题通常划分计算机发展时代是以
____
为标准的。
单选题下面关于并行传输的叙述中，不正确的是______。
A.并行总线的数据在数据线上同时有多位一起传送
B.并行传输每一位要有一根数据线，因此有多根数据线
C.衡量并行总线速度的指标是平均数据传输率，即总线上传输的平均信息量
D.为了减少线路的数量，可以将并行方式和串行方式结合起来
单选题中断服务程序的最后一条指令是______。
A.转移指令
B.出栈指令
C.中断返回指令
D.开中断指令
单选题在下面几种寻址方式中，
____
方式取操作数最快。
单选题在运算器中的数据寄存器，每次运算既存放源操作数，又存放结果的是______。
A.累加寄存器
B.程序计数器
C.程序状态寄存器
D.指令寄存器
单选题对于相同位数(设为N位，不考虑符号位)的二进制补码小数和十进制小数
单选题下列I/O控制方式中，主要由硬件而不是软件实现数据传送的方式是______。
A.程序查询方式
B.程序中断方式
C.DMA方式
D.无条件程序控制方式
单选题为了解决CPU与主存速度不匹配的问题，通常采用的方法是______。
A.采用速度更快的主存
B.在CPU和主存之间插入少量的高速缓冲存储器
C.在CPU周期中插入等待周期
D.扩大主存的容量
单选题局部性原理是一个持久的概念，对硬件和软件系统的设计和性能都有着极大的影响。局部性通常有两种不同的形式：时间局部性和空间局部性。程序员是否编写出高速缓存友好的代码，就取决于这两方面的问题。对于下面这个函数，说法正确的是______。
int sumvec(int v[N]) { int i,
sum=0; for(i=0; i＜N;i++) sum+=v[i];
return sum; }
A.对于变量i和sum，循环体具有良好的空间局部性
B.对于变量i、sum和v[N]，循环体具有良好的空间局部性
C.对于变量i和sum，循环体具有良好的时间局部性
D.对于变量i、sum和v[N]，循环体具有良好的时间局部性
单选题用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为______。
A.2
B.3
C.4
D.5
单选题组成一个运算器需要多个部件，但下面所列______不是组成运算器的部件。
A.通用寄存器组
B.数据总线
C.ALU
D.地址寄存器
单选题CPU响应中断必须满足的条件是______。
A.CPU接收到中断请求信号
B.CPU允许中断
C.一条指令执行完毕
D.以上都是
单选题下列选项中，能引起外部中断请求的事件是______。
A.鼠标输入
B.除数为0
C.浮点运算下溢
D.访存缺页
单选题下列关于通道指令的叙述中，错误的是______。
A.通道指令是对具有通道的I/O系统专门设置的指令
B.通道指令是I/O设备用于执行I/O操作的指令
C.通道程序是由通道指令组成的
D.通道指令是通道自身的指令，用来执行I/O操作
单选题为了便于实现多级中断，保有现场信息最有效的方法是采用______。
A.通用寄存器
B.堆栈
C.存储器
D.外存
单选题一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，总线周期为50ns，在下述说法中______是正确的。
单选题关于通用寄存器，下列说法正确的是______。
A.可存放指令的寄存器
B.可存放程序状态字的寄存器
C.本身具有计数逻辑与移位逻辑的寄存器
D.可存放运算结果的寄存器