已选分类
工学
问答题主存储器的地址寄存器和数据寄存器各自的作用是什么?设一个1MB容量的存储器，字长为32位，问：
1)按字节编址，地址寄存器和数据寄存器各几位?编址范围为多大?
2)按字编址，地址寄存器和数据寄存器各几位?编址范围为多大?
问答题已知：A=-1001、B=-0101，求[A+B]
补
。
问答题设某计算机有4级中断A、B、C、D，其硬件排队优先级次序为A＞B＞C＞D。下表列出了执行每级中断服务程序所需的时间。
{{B}}执行每级中断服务程序所需的时间{{/B}}
中断服务程序
所需时间
A
5μs
B
15μs
C
3μs
D
12μs
如果以执行中断服务程序的时间作为确定中断优先级的尺度(时间越短优先级越高)，试问
问答题假定X=0.0110011×211，Y=0.1101101×2-10(此处的数均为二进制)，计算X×Y。
问答题接口按数据传输宽度分为哪几类?按操作的节拍分为哪几类?按信息传送的控制方式分为哪几类?
问答题Cachce—MM两级存储器采用组相联映像(组间直接，组内全相联)，要求Cache的每一块可在一个主存的存储周期内读出。(1)已知主存为模块交叉，每个存储模块宽度为8个字节，则块的大小是多少?(2)若Cache容量为512B，共分为2个组，主存容量是Cache容量的2048倍，则主存区号是多少位?区内组号是多少位?组内块号是多少位?块内地址是多少位?每次进行MM→Cache的地址变换时，需要参与相联比较的位数是多少位?(3)若Cache—MM地址变换表的内容如下表所示，当CPU访问主存的地址分别为19318H和0EDCBAH时，问是否能命中Cache?若能命中，用十六进制数写出相应的Cache地址。
问答题对于下列每个IEEE 754单精度数值，解释它们所表示的是哪一种数字类型(规格化数、非规格化数、无穷大、0)。当它们表示某个具体数值时，请给出该数值。
问答题下列关于RISC的叙述中，错误的是
____
。
问答题某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。表1给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，(x)表示寄存器x或存储单元x的内容。
该计算机采用5段流水方式执行指令，各流水段分别是取指IF、译码/读寄存器ID、执行/计算有效地址EX、访问存储器M、结果写回寄存器WB，流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题。
{{B}}表1
指令系统中部分指令格式{{/B}}
名 称
指令的汇编格式
指令功能
加法指令
ADD Rs，Rd
(Rs)+(Rd)→Rd
算术左移
SHL Rd
2*(Rd)→Rd
算术右移
SHR Rd
(Rd)/2→Rd
取数指令
LOAD Rd，mem
(mem)→Rd
存数指令
STORE Rs，mem
(Rs)→mem
问答题某指令流水线分为五级，分别完成取址(IF)、译码并取数(ID)、执行(EX)、访存(MEM)、写结果(WR)。设完成各阶段操作的时间依次为：90ns，60ns，70ns，100ns，50ns。试问：流水线的时钟周期应取何值?若第一条和第二条指令发生数据相关，第二条指令需推迟多少时间才能不发生错误?若相邻两条指令发生数据相关，而不推迟第二条指令的执行可采取什么措施?
问答题假定硬盘传输数据以32位的字为单位，传输速率为1MB/s。CPU的时钟频率为50MHz。
问答题假定在一个8位字长的计算机中运行如下类C程序段： unsigned int
x=134; unsigned int y=246; int m=x;
int n=y; unsigned int z1=x-y; unsigned
int z2=x+y; int k1=m-n; int k2=m+n;
若编译器编译时将8个8位寄存器R1～R8分别分配至变量x、y、m、n、z1、z2、k1和k2，则回答下列问题(提示：带符号整数用补码表示)：
问答题下图为某计算机主机示意图，各部分之间的连线表示数据通路，数据传送方向如箭头所示。(1)给出图中寄存器A、B、C、D的名称。(2)简述取指令的数据通路。(3)简述取数指令LOADX的数据通路(完成功能(X)→AC，其中X为主存地址，由指令的地址码字段给出)。(4)简述存数指令STOREX的数据通路(完成功能(AC)→X，其中X为主存地址，由指令的地址码字段给出)。(5)简述加法指令ADDX的数据通路(完成功能(X)+(AC)→AC，其中X为主存地址，由指令的地址码字段给出)。
问答题某计算机的存储器容量为64K×8位，其片选信号为M，接有8片8K×8位的存储芯片。
问答题设某计算机中，CPU的地址总线为A15～A0，数据总线为D7～D0(A0、D0为最低位)。存储器地址空间为3000H～67FFH。其中，3000H～4FFFH为ROM区，选用4K×2位的ROM芯片；5000H～67FFH为RAM区，选用2K×4位的SRAM芯片。请问：
问答题一条指令通常由哪两个部分组成?指令的操作码一般有哪几种组织方式?这几种方式各自应用在什么场合?各自的优缺点是什么?
问答题某机采用微程序控制方式，水平型编码控制的微指令格式，断定方式。共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。
(1)若采用字段直接编码方式和直接控制方式，微指令的操作控制字段各取几位?
(2)假设微指令字长为24位，设计出微指令的具体格式。
(3)在(2)的情况下，控制存储器允许的最大容量为多少?
问答题某机器采用微程序技术设计控制器。已知每一条机器指令的执行过程均可由8条微指令组成的微程序来完成，该机器的指令系统采用6位定长操作码格式，控制存储器至少应能容纳多少条微指令?如何确定机器指令操作码与各指令的微程序入口地址的对应关系，请给出具体方案。
问答题在一个36位长的指令系统中，设计一个扩展操作码，使之能表示下列指令：
问答题微机A和B采用不同主频的CPU芯片，片内逻辑电路完全相同。若A机的CPU主频为8MHz，平均指令执行速度为0.4MIPS，则A机的平均指令周期为多少?若B机的CPU主频为12MHz，B机的平均指令执行速度为多少?