已选分类
工学计算机科学与技术
试题题型
问答题假定在一个8位字长的计算机中运行如下类C程序段： unsigned int x=134； unsigned int v=246； int m=x： int n=y； unsigned int z1=x-y； unsigned int z2=x+y； int k1=m-n： int k2=m+n： 若编译器编译时将8个8位寄存器R1～R8分别分配给变量x，y，m，n，z1，z2，k1，k2，请回答下列问题。(提示：带符号整数用补码表示)
问答题如下图所示有一个移动主机，原来的IP地址是160.80.40.20/16，为了移动到其他网络，它将160.80.40.26设置为本地代理。之后它移动到了179.56.0.0/16的网络中，设置179.56.0.1为外部代理，并且获得了新的IP地址179.56.78.69。请问：
问答题某系统由R1、R2和R3共3种资源，在T0时刻P1、P2、P3和P4这4个进程对资源的占用和需求情况如下表所示，此时系统的可用资源向量为(2，1，2)。试问：
进程
最大资源需求量
已分配资源数量
R1
R2
R3
R1
R2
R3
P1
3
2
2
1
0
0
P2
6
1
3
4
1
1
P3
3
1
4
2
1
1
P4
4
2
2
0
0
2
问答题假设网络拓扑结构如题47-a图所示，与C相连接的节点B，E，D的权值分别是6，5，3。如果C收到的三张矢量表分别为：BA5B0C8D12E6F2DA16B12C6D0E9F10EA7B6C3D9E0F4试根据距离矢量路由算法给出C所构造的路由表，并给出计算过程，路由表结构如题47-a表所示。题47-a表路由表结构C目的下一条权值ABCDEF
问答题有n个生产者进程向1个有限的缓冲区不断地发送信息，这些信息通过缓冲区分发到m个消费者，缓冲区的大小只可以存放1条信息。生产者和消费者的工作遵循如下规则： (1)生产者和消费者对缓冲区的访问互斥； (2)对每1条放入缓冲区的信息，所有消费者都必须接收1次； (3)缓冲区满时，生产者必须阻塞，缓冲区空时，消费者阻塞。 请用信号量和P、V操作组织正确的发送和接收。用类C语言进行描述。
问答题下图所示的CPU逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大容量为16384字(字长18位)，数据存储器DM最大容量是65536字(字长16位)。各寄存器均有“打入”(Rin)“送出”(Rout)控制命令，但图中未标出。
问答题给定序列{3，5，7，9，11，13，15，17}，
问答题请回答下列问题：
问答题设主存容量1MB，有16KB直接相联映像的Cache，假定该Cache的块为8个32位的字。解答下列问题：
问答题设m+n个元素顺序存放在数组A[1..m+n]中，前m个元素递增有序，后n个元素递增有序，试设计一个在时间和空间两方面都尽可能高效的算法，使得整个顺序表递增有序，要求：
(1)给出算法的基本设计思想。
(2)根据设计思想，采用C或C++或Java语言描述算法，关键之处给出注释。
(3)说明你所设计算法的时间复杂度和空间复杂度。
问答题
问答题以下是计算两个向量点积的程序段：
float Dotproduct(float x[8], float y[8]){
float sum=0.0;
int i;
for(i=0; i＜8; i++)
sum+=X[i]*y[i];
return sum;
}
请回答下列问题：
问答题编写判定给定的二叉树是否是二叉排序树的函数。
问答题已知某局域网采用CSMA/CD协议实现介质访问控制，数据传输速率为100Mbps。
问答题
问答题一个进程分配到四个物理页面，如下表所示，记录了，上一次装入的时间，及上一次访问的时间，及每一页的访问位和修改位的情况。(所有数字均为十进制) 虚拟页号 物理块号 装入时间 访问时间 R位 W位 2 10 60 161 0 1 1 11 130 160 1 0 0 12 26 162 1 0 3 13 30 163 1 1 现需调用虚拟页面4，发生缺页中断，假设下面页访问顺序为4，0，0，0，2，4，2，1，0，3，2，使用下列置换算法，哪一个页面将用于置换，说明原因，并计算出前三种置换算法产生的缺页次数各是多少。 ①FIFO算法 ②LRU算法 ③最佳算法 ④Colck算法
问答题某一个计算机系统采用虚拟页式存储管理方式，当前在处理机上执行的某一个进程的页表如下表所列，所有的数字均为十进制，每一项的起始编号是0，并且所有的地址均按字节计址，每页的大小为1024字节。 表 逻辑页号 存在位 引用位 修改位 页框号 0 1 1 0 9 1 1 1 1 3 2 0 0 0 — 3 1 0 0 1 4 0 0 0 — 5 1 0 1 5
问答题某一计算机系统采用“主存—Cache”存储层次结构，主存容量有8个块，Cache容量有4个块，采用直接地址映像。
问答题设机器数字长为n位(不包括符号位)，画出原码两位乘的运算器框图(图中必须反映原码两位乘算法)，要求： (1)寄存器和全加器均用方框表示； (2)指出每个寄存器的位数及寄存器中操作数的名称； (3)详细画出最末位全加器的输入逻辑电路； (4)描述原码两位乘法过程中的重复加和移位操作。
问答题某模型机的通路结构如下图所示，用寄存器传送语句(如PC→MAR)，拟出下列指令从读取到执行的完整流程。(1)数据传送指令MOVX(R0)，Y(R1)，源和目的操作数地址均采用变址寻址，第1个参数x为源操作数的形式地址，第2个参数为目的操作数的形式地址，分别位于指令的第2个和第3个存储字。(2)数据求反指令COM-(R0)，采用自减型寄存器间接寻址，结果送回自减后的地址单元。