已选分类
工学计算机科学与技术
问答题用异步串行传输方式发送十六进制数3BH，数据位为8位，奇偶校验位为一位，结束位为一位。设计并画出该数据串行传输波形图。
问答题为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少?
问答题某银行的营业厅有多个柜员窗口，可以同时办理业务。银行的营业厅中安排有n张座椅供储户休息等候。每个储户在进入营业厅时会在排队机上取得一个号码，若此前没有客户，则排队机就会唤醒一个柜员为储户服务，当没有储户时柜员便可以休息。若储户较多，则所有柜员均会参与服务，当排队储户数超过柜员数时，没有被服务的储户便会在座椅上休息，并等候叫号。当座位满时，再进入营业厅的储户不再从排队机上获取号码，会离开去找另外的营业厅。若将银行的柜员和储户的行为看成是不同类型的进程，请设一个程序，利用信号量来完成上述操作，用类C语言写出程序。
问答题直接插入排序法的基本思想是：对于参加排序的原始序列(k0,1，k0,2，…，k0,n)，第i趟排序将序列的第i+1个元素插入到大小为i、且已经按值有序的子序列(ki-1,1，ki-1,2，…，ki-1,i)的合适位置，得到一个大小为i+l、且仍然按值有序的子序列(ki,1，ki,2，…，ki,i+1)，其中，ki,j表示第i趟排序结束时序列的第j个元素，1≤i≤n-1，1≤j≤n。已知一个整数序列的各元素依次存放于无头结点的非循环双向链表的各链结点。链结点构造为：第一个链结点的指针为list，请写出直接插入排序算法。算法中不得使用任何新的链结点空间，也不允许出现修改链结点数据域内容的动作。
问答题在Windows操作系统中支持FAT32文件系统，一个文件的物理结构是用文件分配表FAT来表示的，在FAT32中，FAT表有2份，主FAT表和备用FAT表，都是从存储块起始排列，FAT文件分配表的每个表项占32位。如果某分区为FAT32磁盘文件系统，每簇32扇区，扇区的大小为512字节，请问：
问答题有两台计算机，二者都只有存取命令能对存储器进行读写操作，其他指令只能是针对寄存器进行操作。 指令类型 指令所占比例 CPI 读取指令 23% 2 存数指令 12% 2 算数指令 50% 1 转移指令 15% 2
问答题下图是某模型机CPU的组成框图。设该CPU采用同步控制逻辑，分取指周期、取第一操作数周期，取第二操作数周期、执行周期四个机器周期，每个机器周期有T0、T1、T2三个节拍。试写出如下双操作数运算指令的微操作命令及节拍安排。ADDR0，(R1)完成功能(R0)+((R1))→R0
问答题在某个操作系统中，通过大量的实验，人们观察到在两次缺页中断之间执行的指令数与分配给程序的页框数成正比，即可用内存加倍，缺页中断的平均间隔也加倍。整体缺页次数减少约一半。假设一条普通指令需要100ns，但若发生了缺页中断就需要1ms。一个程序运行了60s，期间发生了1500次缺页中断，如果该程序的可用内存增加到原来的2倍，那么，请计算，此时这个程序运行需要多少时间?
问答题画出微程序控制器的基本组成框图，说明其中各个部件的作用，并结合所画的框图，简要说明微程序控制器的基本工作原理。
问答题简述主存的读／写过程。
问答题设机器数字长为n位(不包括符号位)，画出原码一位乘的运算器框图(图中必须反映原码一位乘算法)，要求： (1)寄存器和全加器均用方框表示； (2)指出每个寄存器的位数及寄存器中操作数的名称； (3)详细画出第5位全加器的输入逻辑电路(设第n位为最低位)； (4)描述原码一位乘法过程中的重复加和移位操作。
问答题某机主存容量为1MB，两路组相连方式(每组仅有两块)的Cache容量为64KB；每个数据块为256字节。CPU要顺序访问的地址为20124H、58100H、60140H和60138H等4个主存字节单元中的数。已知访问开始前第2组(组号为1)的地址阵列内容如下表所示，Cache采用LRU替换策略。 0 00100(二进制) 1 01011(二进制) 说明Cache的结构(即分多少组、组内分多少块)，给出主存及Cache的地址格式。上述4个数能否直接从Cache中读取，若能，请给出实际访问的Cache地址。第4个数访问结束时，上图的内容如何变化。
问答题某一个计算机系统采用虚拟页式存储管理方式，当前在处理机上执行的某一个进程的页表如下所示，所有的数字均为十进制，每一项的起始编号是0，并且所有的地址均按字节计址，每页的大小为1024字节。 逻辑页号 存在位 引用位 修改位 页框号 0 1 1 0 9 1 1 1 1 3 2 0 0 0 — 3 1 0 0 1 4 0 0 0 — 5 1 0 1 5 (1)将下列逻辑地址转换为物理地址，并说明为什么? 0793，1197，2099，3320，4188，5332 (2)假没程序要访问第2页，页面置换算法为改进的Clock算法，请问该淘汰哪页?页表如何修改?上述地址的转换结果是否改变?变成多少?
问答题设某计算机有四级中断A、B、C、D，其硬件排队优先级次序为A＞B＞C＞D。 下表列出了执行每级中断服务程序所需的时间。 表 中断服务程序 所需时间 A 5μs B 15μs C 3μs D 12μs 如果以执行中断服务程序的时间作为确定中断优先级的尺度，时间越短优先级越高。
问答题设有一个由正整数组成的无序(后向)单链表，编写能够完成下列功能的算法：
(1) 找出最小值结点，且打印该数值。
(2) 若该数值为奇数，则将其与直接后继结点的数值交换。
(3) 若该数值为偶数，则将其直接后继结点删除。
问答题设有一个双向链表h，每个结点中除有prior、data和next共3个域外，还有一个访问频度域freq，在链表被起用之前，每个结点中的freq域的值均被初始化为零。每当进行LocateNode(h，x)运算时，令元素值为x的结点中freq域的值加1，并调整表中结点的次序，使其按访问频度的递减序列排序，以便使频繁访问的结点总是靠近表头。试写一符合上述要求的LocateNode运算的算法。
问答题假定在设计机器的指令系统时，对条件转移指令的设计有以下两种不同的选择： (1)CPUA采用一条比较指令来设置相应的条件码，然后测试条件码进行转移。 (2)CPUB在转移指令中包含比较过程。 在两种CPU中，条件转移指令需要2个时钟周期，而其他的指令只需1个时钟周期。又假设在CPUA上，要执行的指令中只有20%是条件转移指令，由于每条条件指令都需要一条比较指令，因此，比较指令也占用20%。由于CPUA在转移时不需要比较，因此假设它的时钟周期时间比CPUB快1.25倍。问： i．哪一个CPU更快? ii．如果CPUA的时钟周期时间仅仅比CPUB快1.1倍．哪个CPU更快?
问答题设某计算机有变址寻址、间接寻址和相对寻址等寻址方式，设当前指令的地址码部分为001AH，正在执行的指令所在地址为1F05H，变址寄存器中的内容为23A0H。 (1)当执行取数指令时，如为变址寻址方式，取出的数为多少? (2)如为间接寻址，取出的数为多少? (3)当执行转移指令时，转移地址为多少? 已知存储器的部分地址及相应内容，见下表： 地址 内容 001AH1F05H1F1FH23A0H23BAH 23A0H2400H2500H2600H1748H
问答题某计算机的CPU主频为500MHz，CPI为5(即执行每条指令平均需5个时钟周期)。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。