已选分类
工学计算机科学与技术
试题题型
下列关于动态流水线和超标量处理器的说法中，错误的是( )。
设某机中，CPU的地址总线为A
15
～A
0
，数据总线为D
7
～D
0
(A
0
、D
0
为最低位)。存储器地址空间为3000H～67FFH。其中3000H-4FFFH为ROM区，选用4K×2的ROM芯片；5000H～67FFH为RAM区，选用2K×4的SRAM芯片。请问：
某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映像方式，则Cache地址长度为( )。
n体(模n)交叉编址存储器在( )时，其存取带宽是单体存储器的n倍。
已知某8位机的主存采用半导体存储器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问： (1)若每个模块条为32K×8位，共需几个模块条? (2)每个模块内共有多少片RAM芯片? (3)主存共需多少RAM芯片?CPU如何选择各模块条?
假定X=0．0110011×2
11
，Y=0．1101101×2
-10
(此处的数均为二进制)。
(1)浮点数阶码用4位移码、尾数用8位原码表示(含符号位)，写出该浮点数能表示的绝对值最大、最小的(正数和负数)数值；
(2)写出X、Y正确的浮点数表示(注意，此处预设了个小陷阱)；
(3)计算X+Y。
B单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。/B
当微指令采用分段编码时，我们将互斥性微命令( )。
假设CPU执行某段程序时，950次从Cache得到数据，50次从主存得到数据，已知Cache存取周期为50 ns，主存存取周期为200 ns(设每次访问时，Cache访问与主存访问并发进行，如Cache命中则中断主存的访问)。求：(1)Cache的命中率。(2)平均访问时间。(3)Cache一主存系统的效率。
已知Cache命中率H=0．98，主存比Cache慢4倍，已知主存的存取周期为200ns，Cache／主存的效率是( )。
B综合应用题41-47小题。/B
下列关于存储系统层次结构的说法中，不正确的是( )。
用快表(页表)的虚实地址转换条件，快表放在相联存储器中，其容量为8个存储单元，问：(1)当CPU按虚地址1去访问主存时主存的实地址码是多少?(2)当CPU按虚地址2去访问主存时主存的实地址码是多少?(3)当CPU按虚地址3去访问主存时主存的实地址码是多少?
某指令流水线分为五级，分别完成取址(IF)、译码并取数(ID)、执行(Ex)、访存(MEM)、写结果(WR)。设完成各阶段操作的时间依次为：90 ns，60 ns，70 ns，100 ns，50 ns。试问：流水线的时钟周期应取何值?若第一条和第二条指令发生数据相关，第二条指令需推迟多少时间才能不发生错误?若相邻两条指令发生数据相关，而不推迟第二条指令的执行可采取什么措施?
设数据码字为10010011，采用汉明码进行校验，若仅考虑纠正一位错，则必须加入的(冗余)位数是( )。
计算机硬件系统直接运行的程序是( )。
已知CRC校验的一个数据字为：1001 0101 1001B,设采用的生成多项式为：G(x)=x
2
+1，则校验码为( )。
设某按字节编址的计算机已配有00000H～07FFFH的ROM区，地址线为20位，现再用16K×8位的RAM芯片构成剩下的RAM区08000H～FFFFFH，则需要这样的RAM芯片( )片。
已知32位寄存器中存放的变量x的机器码为C0000004H，请问： (1)当x是无符号整数时，x的真值是多少?x／2的真值是多少?x／2存放在R1中的机器码是什么?2x的真值是多少?2x存放在R1中的机器码是什么? (2)当x是带符号整数(补码)时，x的真值是多少?x／2的真值是多少?x／2存放在R1中的机器码是什么?2x的真值是多少?2x存放在R1中的机器码是什么?
设寄存器R的内容(R)=1500H，内存单元：1500H的内容为2500H，内存单元2500H的内容为3500H，PC的值为4500H，采用相对寻址方式，有效地址为2500H的操作数是( )。