已选分类
工学计算机科学与技术
试题题型
单选题关于SRAM和DRAM，下列叙述中正确的是______。
单选题下面有关程序计数器(PC)的叙述中，错误的是______。
A.每条指令执行后，PC的值都会被改变
B.PC的值由CPU在执行指令过程中进行修改
C.条件转移指令时，PC的值总是修改为转移目标指令的地址
D.PC的位数一般和存储器地址寄存器(MAR)的位数一样
单选题某机器采用四体低位交叉存储器，现分别执行下述操作：
(1)读取6个连续地址单元中存放的存储字，重复80次；
(2)读取8个连续地址单元中存放的存储字，重复60次； 则(1)、(2)所花时间之比为______。
A.1:1
B.2:1
C.4:3
D.3:4
单选题若[x]补=0.1101010，则[x]原=______。
A.1.0010101
B.1.0010110
C.0.0010110
D.0.1101010
单选题CPU中决定指令执行顺序的是
____
。
单选题控制器应具备的功能有
____
。
单选题高速缓冲存储器由
____
实现。
单选题浮点数格式如下：7位阶码，1位数符，8位尾数。若阶码用移码，尾数用补码表示
单选题在CPU的组成结构中，不需要______。
A.指令寄存器
B.数据寄存器
C.地址译码器
D.地址寄存器
单选题移码表示法主要用于表示______数的阶码E，以利于比较两个______的大小和______操作。
A.浮点，指数，对阶
B.定点，指数，对阶
C.浮点，数符，对阶
D.定点，数符，对阶
单选题下列关于ASCII编码，正确的描述是______。
单选题在各种寻址方式中，指令的地址码字段可能的情况有______。 Ⅰ．寄存器编号
Ⅱ．设备端口地址 Ⅲ．存储器的单元地址 Ⅳ．数值
A.Ⅰ、Ⅱ
B.Ⅰ、Ⅱ、Ⅲ
C.Ⅰ、Ⅲ
D.Ⅰ、Ⅱ、Ⅲ、Ⅳ
单选题两个数7E5H和4D3H相加，得______。
单选题系统总线中的数据线、地址线、控制线是根据______来划分的。
A.总线所处的位置
B.总线的传输方向
C.总线传输的内容
D.总线的材料
单选题某总线在一个总线周期中并行传送4字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是______。
A.148MB/s
B.168MB/s
C.132MB/s
D.172MB/s
单选题若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输率是______。
单选题关于超标量流水技术，下列说法正确的是______。
A.缩短原来流水线的处理器周期
B.在每个时钟周期内同时并发多条指令
C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令
D.以上都不对
单选题在按字节编址的计算机中，一条指令长16位，当前指令地址为3000H，在读取这条指令后，PC的值为______。
A.3000H
B.3001H
C.3002H
D.3016H
单选题某计算机系统中，假定硬盘以中断方式与处理器进行数据输入/输出，以16位为传输单位，传输率为50KB/s，每次传输的开销(包括中断)为100个CPU时钟，处理器的主频为50MHz，请问硬盘数据传送时占处理器时间的比例是______。
A.10%
B.56.8%
C.5%
D.50%
单选题在CPU执行指令的过程中，指令的地址由______给出，操作数的地址由指令的地址码字段给出。
A.程序计数器(PC)
B.操作系统
C.指令的操作码字段
D.指令的地址码字段