已选分类
工学计算机科学与技术
试题题型
问答题下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大容量为16384字(字长18位)，数据存储器DM最大容量是65536字(字长16位)。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但图中未标出。设处理机格式为：加法指令可写为“ADDX(R1)”。其功能是(AC0)+((Ri)+X)→AC1，其中((Ri)+X)部分通过寻址方式指向数据存储器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。
问答题如果在一个CPU周期中要产生3个脉冲T1=200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。
问答题某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是
____
。
问答题某16位机器所使用的指令格式和寻址方式如下图所示，该机有4个20位基址寄存器，16个16位通用寄存器(可用做变址寄存器)。指令汇编格式中的S(源)、D(目标)都是通用寄存器，M是主存的一个单元。3种指令的操作码分别是MOV(OP)=(A)H，STA(OP)=(1B)H，LDA(OP)=(3C)H。MOV为传送指令，STA为写数指令，LDA为读数指令。某16位机器所使用
问答题磁盘机由6个盘片组成，其中专设1个盘面为伺服面，其他的盘面作为记录数据的盘面。盘存储区域内直径为6.1cm，外直径为12.9cm，道密度为220tpm，位密度为6000bpm，平均寻道时间为10ms，磁盘转速为7200rpm。假定π=3，试计算：
(1)数据盘面数和柱面数；
(2)盘组容量是多少字节?
(3)数据传输率是多少字节/秒?
(4)从任一磁道读取80000个字节数据的平均存取时间是多少?
(5)假定系统配备上述磁盘机15台，每个磁道分为64个扇区，试为该磁盘系统设计一个地址方案。
问答题一个四体并行交叉存储器，每个模块容量是64K×32位，存取周期为200ns，问：
问答题某一计算机系统采用段页式虚拟存储器方式，已知虚拟地址有32位，按字编址每个字段最多可以有1K字，每页16K字，主存储器容量64M字。
(1)计算出虚拟存储器的容量。
(2)分析逻辑地址和物理地址的格式。
(3)计算出段表和页表的长度。
问答题求下列信息码的奇校验码和偶校验码(设校验位在最低位)。
①1100111
②1000110
③1010110
问答题某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：
程序A： int a[256][2S6];
… int sum_array 1 ( )
{
int i, j, sum = 0; for(i = 0;
i＜256; i++) for (j = 0; j＜256; j++)
sum + = a[i][j]; return
sum; }
程序B： int a[256][256]; … int
sum_array 2 ( ) { int i, j, sum = 0;
for(j=0; j＜256; j++) for (i=0; i＜256; i++)
sum + = a[i][j]; return sum;
}
假定int类型数据用32位补码表示，程序编译时，i、j、sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320(十进制)。请回答下列问题，要求说明理由或给出计算过程。
问答题用一台4.0MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见下表。求有效的CPI、MIPS速率和程序的执行时间(I为程序的指令条数)。
测试程序包含的混合指令数及响应所需的时钟周期
指令类型
CPI
指令混合比
算术和逻辑
1
60%
高速缓存命中的访存
2
18%
转移
4
12%
高速缓存失效的访存
8
10%
问答题下图是一个简化的CPU与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器AC、一个状态寄存器和其他四个寄存器(主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR)，各部件及其之间的连线表示数据通路，箭头表示信息传送方向。要求：(1)写出图中a、b、c、d四个寄存器的名称。(2)简述图中指令从主存取到控制器的过程。(3)说明数据从主存取出、运算、写回主存所经过的数据通路(假定数据地址已在MAR中)。
问答题设[X]
补
=0.1011、[Y]
补
=1.1110，求[X+Y]
补
和[X-Y]
补
的值。
问答题某加法器进位链小组信号为C
4
、C
3
、C
2
、C
1
，低位来的进位信号为C
0
，请分别按下述两种方式写出C
1
、C
2
、C
3
和C
4
的逻辑表达式。
问答题某8位微型机的地址码为20位(按字节寻址)，现需要为该微型机设计满足其地址空间的存储器，若使用16K×4位的RAM芯片组成模块板结构的存储器，则：
问答题如图所示，某计算机的内部数据通路如下：完成如下要求：(1)数据指令STAR1，(R2)，其指令的功能是将寄存器R1的内容传送至(R2)中存储的内存地址所代表的存储单元中。请画出指令周期流程图。(2)标出各微操作信号序列。
问答题用一个512K×8位的Flash存储芯片组成一个4M×32位的半导体只读存储器，存储器按字编址，试回答以下问题：
问答题设某计算机有变址寻址、间接寻址和相对寻址等寻址方式。设当前指令的地址码部分为001AH，正在执行的指令所在地址为1F05H，变址寄存器中的内容为23A0H。
(1)当执行取数指令时，如为变址寻址方式，取出的数为多少?
(2)如为间接寻址，取出的数为多少? (3)当执行转移指令时，转移地址为多少?
已知存储器的部分地址及相应内容，见下表：
地址
内容
001AH1F05H1F1FH23A0H23BAH
23AOH2400H2500H2600H1748H
问答题假设：某机主存容量为2M字节，Cache容量为8K字节，采用2路组相联结构，每个数据块大小为128字节。问：
(1)Cache共分为多少组?每组有多少个数据块?
(2)主存共分多少组?每组多少个数据块?
(3)主存地址的格式(各字段名称及其位数)是什么?
(4)Cache中每个数据块对应的Tag至少应该有多少位?
(5)Cache中Tag的内容应该来自主存地址中的哪个字段?
问答题设X=2
7
×(29/32)，Y=2
5
×(5/8)，阶码为3位，尾数为5位(均不包含符号数)，用变形补码计算X+Y，要求按照计算机中浮点数的运算方法写出详细运算步骤。
问答题设有一个CPU的指令执行部件如下图所示，由Cache每隔100ns提供4条指令。(注：B1、B2和B3是3个相同的并行部件)一个CPU的指令执行部件