已选分类
工学计算机科学与技术
试题题型
问答题CPU在执行一段程序时，在Cache中完成的存取次数是950次，在主存中完成的存取次数是50次，已知Cache的存取周期是40us，主存的存取周期是200us，求Cache/主存系统的效率和平均访问时间。
问答题若某计算机有5级中断，中断响应优先级为1＞2＞3＞4＞5，而中断处理优先级为1＞4＞5＞2＞3。要求：
问答题某机器指令字长为18位，具有二地址、一地址和零地址三种指令格式，每个操作数地址码为6位，当操作码长度可变时，最多可安排多少条二地址指令?在此基础上，一地址指令最多可安排多少条?然后还能安排多少条零地址指令?若使二地址指令条数达到最少，则最多可安排多少条一地址指令?
问答题设CPU有16根地址线，8根数据线，并用作为访存控制信号(低电平有效)，用作为读/写控制信号(高电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM，4K×8位RAM，8K×8位RAM，2K×8位ROM，4K×8位ROM，8K×8位ROM及74LS138译码器和各种门电路。画出CPU与存储器的连接图，要求：
问答题某机器字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，设指令字长等于机器字长。
问答题有一个16K×16位的存储器，由1K×4位的动态RAM芯片构成(芯片内是64×64结构)，问：
问答题说明CRC码的纠错原理和方法。对4位有效信息(1100)求循环校验码，选择生成多项式(1011)。
问答题设某机中，CPU的地址总线为A15～A0，数据总线为D7～D0(A0D0为最低位)。存储器地址空间为3000H～67FFH。其中3000H～4FFFH为ROM区，选用4K×2的ROM芯片；5000H～67FFH为RAM区，选用2K×4的SRAM芯片。请问：
(1)组成该存储器需要多少片ROM芯片和SRAM芯片?
(2)ROM芯片、SRAM芯片各需连接CPU的哪几根地址线和数据线?
(3)应如何设置片选信号，分别写出各片选信号的逻辑表达式。
问答题假设某磁盘存储器转速为3000转/分钟，共有4个盘面，每mm有4个道，每道记录信息达10KB，最小磁道直径为200mm，共有256道。计算：
问答题假定在一个8位字长的计算机中运行如下C程序段：
unsigned int x=134;
unsigned int y=246;
int m=x;
int n=y;
unsigned int z1=x-y;
unsigned int z2=x+y;
int k1=m-n;
int k2=m+n;
若编译器编译时将8个8位寄存器R1～R8分别分配给变量x、y m、n、z1、z2、k1和k2。请回答下列问题(提示：带符号整数用补码表示)。
问答题某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，主存与Cache交换的块大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下：
程序A： int a[256][256]; int
sum_array1() { int i, j, sum=0;
for(i=0; i＜256;i++) for(j=0; j＜256; j++)
sum+=a[i][j]; return sum; }
程序B： int a[256][256]; int sum
array2() { int i, j, sum=0;
for(j=0; j＜256; j++) for(i=0; i＜256; i++)
sum+=a[i][j]; return sum; }
假定int类型数据用32位补码表示，程序编译时i，j，sum均分配在寄存器中，数组a按照行优先方式存放，其首地址为320(十进制数)。请回答下列问题，并说明理由或给出计算过程。
问答题用一位奇偶校验法，能检测出一位存储器错的百分比是
____
。
问答题CPU结构如下图所示，其中有一个累加寄存器AC，一个状态条件寄存器和其他4个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。(1)在图中标明4个寄存器的名称。(2)简述指令从主存取出送到控制器的数据通路。(3)简述数据从主存取出的数据通路。
求方程x=f(x)实根的Newton迭代格式是_______
求解初值问题的改进的Euler公式是______．
设A=则‖A‖∞=______，cond(A)2=______．
设f(x)在[0，1]上2阶连续可导，则=______．
设则cond(A)2=______
设A是实对称矩阵，则求其主特征值及对应的特征向量的幂法(归一化算法)是______．
给定f(x)=x
4
，以0为三重节点，2为二重节点的f(x)的Hermite插值多项式为______．