单选题超长指令字技术是通过______来提高指令的并行性的。
A.缩短原来流水线的处理器周期
B.在每个时钟周期内并发多条指令
C.把多条能并行执行的指令组合成一条具有多个操作码字段的指令
D.把指令分配到多核CPU的不同内核上执行
单选题影响CPU的因素主要包括______。
A.计算机组织
B.系统结构
C.指令集
D.以上三个
单选题基址寻址方式中，操作数的有效地址是
____
。
单选题下列关于数据相关冲突的叙述中，正确的有______。
Ⅰ．数据相关冲突指的是流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序
Ⅱ．在发生数据相关冲突的指令之间插入空操作指令能避免数据冲突 Ⅲ．采用旁路技术可以解决部分数据相关冲突
Ⅳ．通过编译器调整指令顺序可解决部分数据相关冲突
A.Ⅰ、Ⅲ
B.Ⅰ、Ⅱ、Ⅲ
C.Ⅱ、Ⅲ
D.全部
单选题内存按字节编址，地址从90000H到CFFFFH，若用存储容量为16K×8位芯片构成该内存，至少需要的芯片数是______。
单选题当前设计高性能计算机的重要技术途径是
____
。
单选题在下列几种存储器中，CPU不能直接访问的是______。
单选题下列关于存储系统层次结构的说法中，不正确的是______。
A.存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小
B.Cache-主存层次设置的目的是为了提高主存的等效访问速度
C.主存-辅存层次设置的目的是为了提高主存的等效存储容量
D.存储系统层次结构对程序员都是透明的
单选题下列说法中，正确的是______。
A.控制器产生的所有控制信号称为微指令
B.微程序控制器比硬布线控制器更加灵活
C.微处理器的程序称为微程序
D.采用微程序控制器的处理器称为微处理器
单选题下列不属于程序控制指令的是______。
A.无条件转移指令
B.条件转移指令
C.中断隐指令
D.循环指令
单选题在DMA传送方式中，发出DMA请求的是______。
A.外部设备
B.DMA控制器
C.CPU
D.主存
单选题采用同步控制的目的是______。
A.提高执行速度
B.简化控制时序
C.满足不同操作对时间安排的需要
D.满足不同设备对时间安排的需要
单选题80386DX是32位系统，以4个字节为编址单位，当在该系统中用8KB(SK×8位)的存储芯片构造32KB的存储体时，应完成存储器的______设计。
单选题所谓n位的CPU，这里的n是指______。
A.地址总线线数
B.数据总线线数
C.控制总线线数
D.I/O线数
单选题将高级语言源程序转换为机器级目标代码文件的程序是______。
单选题并行加法器中，每位全和的形成除与本位相加二数数值位有关外，还与______有关。
单选题设浮点数阶的基数为8，尾数用模4补码表示。试指出下列浮点数中哪个是规格化数?______
单选题关于计算机系统中通用的寻址方式，以下说法中不正确的是______。
A.立即数寻址：操作数直接给出在指令字中，即指令字中直接给出的不再是操作数地址，而是操作数本身
B.直接寻址：操作数地址字段直接给出操作数本身
C.变址寻址：指令字中给出的一个数值(变址偏移量)与指定的一个寄存器(变址寄存器)的内容相加之和作为操作数的地址，用于读写存储器
D.基地址寻址：把在程序中所用的地址与一个特定的寄存器(基地址寄存器)的内容相加之和作为操作数的地址或指令的地址
单选题已知Cache A采用直接映射方式，共16行，块大小为1个字节，缺失损失为8个时钟周期；Cache
B也采用直接映射方式，共4行，块大小为4个字节，缺失损失为11个时钟周期。假设开始时Cache为空，按照字节寻址，那么下列访问地址序列中，Cache
B具有更低的缺失率，但Cache B的总缺失损失反而比Cache A大的是______。
A.1，2，3，4
B.0，2，4，8，0
C.0，1，0，1，0，1
D.0，8，0，8，0，8
单选题某计算机的Cache!一主存层次采用组相联映像方式，块大小为128字节，Cache容量为64块，按4块分组，主容量为4096块，那么主存储地址共需
____
。