单选题能发现两位错误并能纠正1位错的编码是______。
单选题下列有关I/O编址方式的描述中，正确的是______。
A.统一编址是将I/O也址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问
B.独立编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令
C.统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问
D.独立编址是将I/O地址看作是存储器地址的一部分，所以对I/O访问必须有专门的I/O指令
单选题如图所示，若低位地址(A0～A11)接在内存芯片地址引脚上，高位地址(A12～A19)进行片选译码(其中，A14和A16没有参加译码)，且片选信号低电平有效，则对图所示的译码电路，不属于此译码空间的地址是______。译码电路
单选题ALU属于______。
A.时序电路
B.控制器
C.组合逻辑电路
D.寄存器
单选题某机器字长为32位，存储器按半字编址，每取出一条指令后PC的值自动+2，说明其指令长度是______。
A.16位
B.32位
C.128位
D.256位
单选题在C语言程序中，比较unsigned
int整数和int整数，C编译器会隐含地将符号带整数类型转换为无符号整数。那么下列表达式中值为True的是______。
A.-2014＞2014U
B.-2014==2014U
C.-2014＜2014U
D.都错
单选题某指令系统有200条指令，对操作码采用固定长度二进制编码时，最少需要用______位。
A.4
B.8
C.16
D.32
单选题四地址指令OPA1A2A3A4的功能为(A1)OP(A2)→A3，且A4给出下一条指令地址，假设A1、A2、A3、A4都为主存储器地址，则完成上述指令需要访存______次。
A.2
B.3
C.4
D.5
单选题以下4个步骤在通道工作过程中的正确顺序是______。 Ⅰ．组织I/O操作
Ⅱ．向CPU发出中断请求 Ⅲ．编制通道程序 Ⅳ．启动I/O通道
A.Ⅰ→Ⅱ→Ⅲ→Ⅳ
B.Ⅱ→Ⅲ→Ⅰ→Ⅳ
C.Ⅳ→Ⅲ→Ⅱ→Ⅰ
D.Ⅲ→Ⅳ→Ⅰ→Ⅱ
单选题以下
____
寻址方式用来支持浮动程序设计
单选题设n体交叉编址(低位交叉)存储器中每个体的存储字长等于数据总线宽度，每个体存取一个字的存取周期为T，总线传输周期为t，则T与t的关系以及读取地址连续的n个字需要的时间分别是______。
A.T=t，T+nt
B.T=(n-1)t，T+n
C.T=nt，T+nt
D.T=nt，T+(n-1)t
单选题某数在计算机中用余3码表示为0111 1000 1001，其真值是
____
。
单选题32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位
单选题假设寄存器R中的数值为500，主存地址为500中存放的操作数是600，主存600的地址单元中存放的内容是700。如果想得到操作数为500，那么可以选用的寻址方式包括______。
A.直接寻址500
B.寄存器间接寻址(R)
C.存储器间接寻址(500)
D.寄存器寻址R
单选题在加法器、寄存器的基础上增加部分控制电路实现乘除法时，用B寄存器存放
____
，这两个操作数的共同特点是在乘除运算过程中保持不变。
单选题在存储器堆栈中，保持不变的是______。
A.栈顶
B.栈指针
C.栈底
D.栈中的数据
单选题微程序控制器的速度比硬布线控制器慢，主要是因为______。
A.增加了从磁盘存储器读取微指令的时间
B.增加了从主存储器读取微指令的时间
C.增加了从指令寄存器读取微指令的时间
D.增加了从控制存储器读取微指令的时间
单选题为提高存储器的存取效率，在安排磁盘上信息分布时，通常是______。
A.存满一面，再存另一面
B.尽量将同一文件存放在一个扇区或相邻扇区的各磁道上
C.尽量将同一文件存放在不同面的同一磁道上
D.上述方法均有效
单选题指令系统采用不同寻址方式的目的是______。
A.增加内存容量
B.缩短指令长度、扩大寻址空间
C.提高访问内存的速度
D.简化指令译码电路
单选题下列关于DMA接口的说法中，不正确的是______。
A.主存地址计数器是用来存放读/写主存用到的主存地址
B.DMA的控制/状态逻辑是用来协调CPU和DMA同步工作的。
C.数据缓冲寄存器存放CPU与主存之间交换的数据
D.中断机构用于向CPU报告本组数据传送完成，并等待新的传送命令