学科分类

已选分类 工学计算机科学与技术计算机系统结构
单选题某总线共有88根信号线,其中数据总线为32根,地址总线为20根,控制总线36根,总线工作频率为66MHz,则总线宽度为______,传输速率为______。 A.32bit 264MB/s B.20bit 254MB/s C.20bit 264MB/s D.32bit 254MB/s
进入题库练习
单选题某机器的主存储器共32KB,由16片16K×1位(内部采用128×128存储阵列)的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式,且刷新周期为2ms,那么所有存储单元刷新一遍需要______个存储周期。 A.128 B.256 C.1024 D.16384
进入题库练习
单选题当微指令采用分段编码时,我们将互斥性微命令______。 A.放在同一段中 B.用多级译码来区分 C.放在不同段中 D.任意存放
进入题库练习
单选题有效地址是指______。 A.操作数的真实地址 B.指令地址码字段给出的地址 C.程序计数器(PC)给出的地址 D.以上均不正确
进入题库练习
单选题在各种异步通信握手方式中,速度最快的是______。 A.半互锁 B.不互锁 C.全互锁 D.与互锁性无关
进入题库练习
单选题相对于微程序控制器,硬布线控制器的特点是______。 A.指令执行速度慢,指令功能的修改和扩展容易 B.指令执行速度慢,指令功能的修改和扩展难 C.指令执行速度快,指令功能的修改和扩展容易 D.指令执行速度快,指令功能的修改和扩展难
进入题库练习
单选题由于CPU内部的操作速度较快,而CPU访问一次主存所花的时间较长,因此机器周期通常用 ____ 来规定。
进入题库练习
单选题长度相同但格式不同的两种浮点数,假设前者阶码长、尾数短,后者阶码短、尾数长,其他规定均相同,则它们可表示的数的范围和精度为______。
进入题库练习
单选题______对于程序浮动提供了较好的支持;变址寻址便于处理数组问题;寄存器间接寻址有利于编制循环程序。 A.间接寻址 B.变址寻址 C.相对寻址 D.寄存器间接寻址
进入题库练习
单选题在CRC中,接收端检测出某一位数据错误后,纠正的方法是______。
进入题库练习
单选题指令优化编码方法,就编码的效率来讲,最好的方法是 ____ 。
进入题库练习
单选题在下列寻址方式中,______方式需要先计算,再访问主存。 A.相对寻址 B.变址寻址 C.间接寻址 D.A、B
进入题库练习
单选题下面有关CPU的寄存器的描述中,正确的是______。 A.CPU中的所有寄存器都可以被用户程序使用 B.一个寄存器不可能既作数据寄存器,又作地址寄存器 C.程序计数器用来存放指令 D.以上都不对
进入题库练习
单选题MAR和MDR的位数分别为______。
进入题库练习
单选题在C语言程序中,以下程序段最终的f值为______。 float f=2.5+1e10; f=f-le10; A.2.5 B.250 C.0 D.3.5
进入题库练习
单选题下列关于程序中断方式基本接口的说法中,不正确的是______。 A.设置中断屏蔽触发器是为了标记CPU是否受理中断或批准中断 B.允许中断触发器(EI)是用来控制是否允许某设备发出中断请求的器件 C.准备就绪是为了标识是否设备已经做好接收或发送数据的准备 D.工作触发器用来标识设备是否处于“空闲”状态
进入题库练习
单选题加法器采用先行进位的根本目的是______。 A.优化加法器的结构 B.快速传递进位信号 C.增强加法器的功能 D.以上都不是
进入题库练习
单选题在Cache和主存构成的两级存储体系中,主存与Cache同时访问,Cache的存取时间是100ns,主存的存取时间是1000ns,如果希望有效(平均)存取时间不超过Cache存取时间的115%,则Cache的命中率至少应为______。
进入题库练习
单选题若寄存器内容为10000000,若它等于-0,则为______。
进入题库练习
单选题若浮点数用补码表示,则判断运算结果为规格化数的方法是______。 A.阶符与数符相同,则为规格化数 B.小数点后第一位为1,则为规格化数 C.数符与小数点后第1位数字相异,则为规格化数 D.数符与小数点后第1位数字相同,则为规格化数
进入题库练习