问答题某台计算机只有Load/Store指令能对存储器进行读/写操作，其他指令只对寄存器进行操作。根据程序跟踪试验结果，己知每条指令所占的比例及CPI数，见下表。
每条指令所占的比例及CPI数
指令类型
指令所占比例
CPI
算术逻辑指令
43%
1
Load指令
21%
2
Store指令
12%
2
转移指令
24%
2
求上述情况的平均CPI。
假设程序由M条指令组成。算术逻辑运算中25%的指令的两个操作数中的一个已在寄存器中，另一个必须在算术逻辑指令执行前用Load指令从存储器中取到寄存器中。因此有人建议增加另一种算术逻辑指令，其特点是一个操作数取自寄存器，另一个操作数取自存储器，即寄存器一存储器类型，假设这种指令的CPI等于2。同时，转移指令的CPI变为3。求新指令系统的平均CPI。
问答题假设有两个整数x和y，x=-68，y=-80，采用补码形式(含1位符号位)表示，x和y分别存放在寄存器A和B中。另外，还有两个寄存器C和D。A、B、C、D都是8位的寄存器。请回答下列问题(要求最终用十六进制表示二进制序列)：
问答题假定磁盘传输数据以32位的字为单位，数据传输速率为1MB/s。CPU的时钟频率为50MHz。
问答题在一个Cache存储系统中，Cache的访问周期为10ns，主存储器的访问周期为60ns，每个数据在Cache中平均重复使用4次，当块的大小为1个字时，存储系统的访问效率只有0.5，现在要通过增加块大小，使存储系统的访问效率达到0.94。
(1)当存储系统的访问效率是0.5时，计算命中率和平均访问时间。
(2)为了使存储系统的访问效率达到0.94，命中率和等效访问周期应提高到多少?
(3)为了使存储系统的访问效率从0.5提高到0.94，块的大小至少增加到几个字?
问答题这道题测试考生预测C语言代码的高速缓存行为的能力，请考生对下面这段代码进行分析： 1
int x[2][256]; 2 int i;
3 int sum==0; 4 5
for(i=0; i＜256; i++){ 6
sum+=x[0][i]*x[1][i]; 7 }
假设在下列条件下执行这段代码： ·sizeof(int)==4。
·数组x从存储器地址0x0开始，按照行优先顺序存储。 ·在下面每种情况中，高速缓存最开始时都是空的。
·唯一的存储器访问是对数组x的条目进行访问。其他所有变量都存储在寄存器中。
给定这些假设，请估算下列情况中的不命中率。
问答题在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：1→2→3→4→5→6→7→8，设置中断屏蔽寄存器后，中断处理的优先顺序变为1→5→8→3→2→4→6→7。
问答题某微机的寻址范围为64KB，CPU外接8片8KB的RAM芯片，存储芯片的片选信号为，试回答下列问题：(1)写出各片选信号的逻辑表达式或画出片选电路的逻辑图(允许使用译码器)；(2)写出每片RAM的地址范围；(3)如果运行时发现不论往哪片RAM芯片上写入8KB数据，以6000H为起始地址的RAM芯片上都会写入相同的数据，分析故障原因；(4)若发现1、3、5、7片RAM始终不被选中，试分析故障原因。
问答题下图为多重中断的示意图，请说明该中断系统中实现了几重中断，描述此多重中断的过程。
问答题设浮点数字长32位，其中阶码部分8位(含一位阶符)，尾数部分24位(含一位数符)，当阶码的基值分别是2和16时：
问答题某计算机字长为16位，主存地址空间大小为128KB，按字节编址。采用单字长定长指令格式，指令各字段定义如下图所示：指令各字段定义转移指令采用相对寻址方式，相对偏移量用补码表示。寻址方式定义见表1。{{B}}表1 寻址方式定义{{/B}}Ms/Md寻址方式助记符含义000B寄存器直接Rn操作数=R[Rn]001B寄存器间接(Rn)操作数=M[R[Rn]]010B寄存器间接、自增(Rn)+操作数=M[R[Rn]]，R[Rn]←R[Rn]+1011B相对D(Rn)转移目标地址=PC+R[Rn](注：M[x]表示存储器地址x中的内容，R[x]表示寄存器x中的内容)
问答题设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位，且按字节编址。
问答题今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，现假设完成各步操作的时间依次为100ns，100ns，80ns，50ns。
请回答下列问题：
(1)流水线的操作周期应设计为多少?
(2)若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行?
(3)如果在硬件设计上加以改进，至少需推迟多少时间?
问答题设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：
问答题设某机有4个中断源A、B、C、D，其硬件排队优先顺序为A＞B＞C＞D，现要求将中断处理顺序改为D＞A＞C＞B。
问答题某32位计算机，CPU主频为800MHz，Cache命中时的CPI为4，Cache块大小为32字节；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40ns；存储器总线宽度为32位，总线时钟频率为200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括送首地址和命令、存储器准备数据和传送数据。每次突发传送32字节，传送地址或32位数据均需一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。
问答题说明页表的组成与程序逻辑地址到内存物理地址的变换过程。快表是一定要有的吗?说明快表内容的组成与读写原理。
问答题假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次．则Cache的命中率是
____
。
问答题有一台磁盘机，平均寻道时间为30ms，平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B的数据。现欲把一件数据取走，更新后再放回原处。假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间。另外，使用CPU更新信息所需时间为4ms，且更新时间同输入/输出操作不相重叠。试问：
(1)更新磁盘上全部数据需要多少时间?
(2)若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少时间?
问答题假定一个十进制数为一66，按补码形式存放在一个8位寄存器中，该寄存器的内容用十六进制表示为
____
。
问答题某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一个字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是
____
。