问答题假设有一个计算机工程师想要设计一个新的CPU，其中运行的一个典型程序的核心模块有一百万条指令，每条指令执行时间为100ps。请回答下面两个问题：
问答题根据操作数所在位置，指出其寻址方式(填空)：
(1)操作数在寄存器中，为______寻址方式。
(2)操作数地址在寄存器，为______寻址方式。
(3)操作数在指令中，为______寻址方式。
(4)操作数地址(主存)在指令中，为______寻址方式。
(5)操作数的地址为某一寄存器内容与位移量之和，可以是______寻址方式。
问答题已知两个实数x=-68，y=-8.25，它们在C语言中定义为float型变量，分别存放在寄存器A和B中。另外，还有两个寄存器C和D。A、B、C、D都是32位的寄存器。请问(要求用十六进制表示二进制序列)：
问答题某机字长16位，使用四片74181组成算术/逻辑运算单元，设最低位序号标注为第0位。
(1)写出第5位的进位信号C6的逻辑表达式；
(2)估算产生C6所需的最长时间； (3)估算最长求和时间。
问答题假设有一个具有如下属性的系统： ·存储器是字节寻址。
·存储器访问是对1字节字(而不是4字节字)。 ·地址宽13位。
·高速缓存是4路组相联的(E=4)，块大小为4字节(B=4)，有8个组(S=8)。
考虑下面的高速缓存状态。所有地址、标记和值都以十六进制表示。每组有4行，索引列包含组索引；标记列包含每一行的标记值；V列包含每一行的有效位；字节0～3列包含每一行的数据，标号从左向右，字节0在左边。
索引
标记V
字节0～3
标记V
字节0～3
标记V
字节0～3
标记V
字节0～3
01234567
F0 1BC 0BC 1BE 07E 198 038 08A 1
ED 32 0A A203 3E CD 3854 9E 1E FA2F 7E 3D A832 21
1C 2CA9 76 2B EE5D 4D F7 DA04 2A 32 6A
8A 1A0 0B6 1C0 18A 154 0BC 19E 0
BF 80 1D FC16 7B ED 5ADC 81 B2 1427 95 A4 7422 C2
DC 34BC 91 D5 9269 C2 8C 74B1 86 56 0E
14 1BC 100 0C4 0BC 198 18A 1CC 1
EF 09 86 2A8E 4C DF 18B6 1F 7B 4407 11 6B D8BA DD
37 D880 BA 9B F6A8 CE 7F DA96 30 47 F2
BC 0E4 174 0BC 0DC 0BC 138 1BC 1
25 44 6F 1AFB B7 12 0210 F5 88 2EC7 87 AF C2E7 A2
39 BA48 16 81 0AFA 93 E8 48F8 1D 42 30
问答题设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。
问答题已知某8位机的主存采用半导体存储器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：
(1)若每个模块条为32K×8位，共需几个模块条?
(2)每个模块内共有多少片RAM芯片?
(3)主存共需多少RAM芯片?CPU如何选择各模块条?
问答题地址总线A
15
～A
0
(低)，存储器地址空间为3000H～67FFH，按字节编址。其中3000H～4FFFH为ROM区，选用EPROM芯片(4K×2位/片)；5000H～67FFH为RAM区，选用DRAM芯片(2K×4位/片)。
1．据存储器容量，EPROM芯片和DRAM芯片各需多少片?分别选择一个正确答案。
(1)EPROM芯片______
(2)DRAM芯片______
①4片 ②6片 ③8片 ④12片
2．EPROM芯片和DRAM芯片各连入哪几根地址线?分别选择一个正确答案。
(1)EPROM芯片______
(2)DRAM芯片______
①A
10
～A
0
②A
12
～A
0
③A
11
～A
0
④A
9
～A
0
3．分别写出5个片送信号CS
0
、CS
1
、CS
2
、CS
3
、CS
4
的逻辑式。
问答题已知32位寄存器R1中存放的变量x的机器码为8000 0004H，请问：
问答题某磁盘存储器转速为3000r/min，共有4个记录面，5道/mm，每道记录信息为12288B，最小磁道直径为230mm，共有275道。试问：
问答题利用BCLA加法器和CLA电路设计20位加法器，要求：
(1)构建20位单级先行进位加法器：
①使用5个四位的BCLA加法器；
②使用4个五位的BCLA加法器；
分别画出连接简图(请特别标明进位信号)。比较这两种方法得到的最长进位延迟时间有无区别。
(2)构建20位二级先行进位加法器：
①使用5个四位的BCLA加法器和1个五位的CLA电路；
②使用4个五位的BcLA加法器和1个四位的CLA电路；
分别画出连接简图(请特别标明进位信号)。比较这两种方法得到的最长进位延迟时间有无区别。
问答题什么是浮点数的溢出?什么情况下发生上溢出?什么情况下发生下溢出?
问答题比较硬布线控制和微程序控制的异同。
问答题设浮点数字长32位，其中阶码部分8位(含1位阶符)，尾数部分24位(含1位数符)，当阶码的基值分别是2和16时：
问答题设相对寻址的转移指令占三个字节，第一个字节是操作码，第二个字节是相对位移量(补码表示)的低8位，第三个字节是相对位移量(补码表示)的高8位。每当CPU从存储器取一个字节时，便自动完成(PC)+1→Pc。
(1)若PC当前值为256(十进制)，要求转移到290(十进制)，则转移指令第二、三字节的机器代码是什么(十六进制)?
(2)若PC当前值为128(十进制)，要求转移到110(十进制)，则转移指令第二、三字节的机器代码又是什么(十六进制)?
问答题现有一个三段的指令流水线，各段经过时间依次为Δt，2Δt，Δt。请画出该流水线连续处理三条不相关指令的时空图，并计算流水线的吞吐率、加速比和效率。
问答题某总线时钟频率为100MHz，在一个64位总线中，总线数据传输的周期是10个时钟周期传输25个字的数据块，试问：
问答题某机主存空间为64KB，I/O空间与主存单元统一编址，I/O空间占用1KB，范围为FC00H～FFFFH。可选用8K×8位和1K×8位两种SRAM芯片构成主存储器，分别为系统提供的读写信号线。画出该存储器逻辑图，并标明每块芯片的地址范围。
问答题某计算机存储器按字节编址，虚拟(逻辑)地址空间大小为16MB，主存(物理)地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容如图1和图2所示，图中页框号及标记字段的内容为十六进制形式。请回答下列问题：图1页表的部分内容图2Cache的部分内容
问答题在虚拟存储系统中，假设主存只有a，b，c三个页框，组成a进c出的FIFO队列进程，访问页面的序列是0，1，3，4，3，2，0，2，1，3，2号。若采用：(1)FIFO算法；(2)FIFO+LRU算法。用列表法求以上两种策略的命中率。