问答题某8位微型机的地址码为20位(按字节寻址)，现需要为该微型机设计满足其地址空间的存储器，若使用16K×4位的RAM芯片组成模块板结构的存储器，则：
问答题如图所示，某计算机的内部数据通路如下：完成如下要求：(1)数据指令STAR1，(R2)，其指令的功能是将寄存器R1的内容传送至(R2)中存储的内存地址所代表的存储单元中。请画出指令周期流程图。(2)标出各微操作信号序列。
问答题用一个512K×8位的Flash存储芯片组成一个4M×32位的半导体只读存储器，存储器按字编址，试回答以下问题：
问答题设某计算机有变址寻址、间接寻址和相对寻址等寻址方式。设当前指令的地址码部分为001AH，正在执行的指令所在地址为1F05H，变址寄存器中的内容为23A0H。
(1)当执行取数指令时，如为变址寻址方式，取出的数为多少?
(2)如为间接寻址，取出的数为多少? (3)当执行转移指令时，转移地址为多少?
已知存储器的部分地址及相应内容，见下表：
地址
内容
001AH1F05H1F1FH23A0H23BAH
23AOH2400H2500H2600H1748H
问答题假设：某机主存容量为2M字节，Cache容量为8K字节，采用2路组相联结构，每个数据块大小为128字节。问：
(1)Cache共分为多少组?每组有多少个数据块?
(2)主存共分多少组?每组多少个数据块?
(3)主存地址的格式(各字段名称及其位数)是什么?
(4)Cache中每个数据块对应的Tag至少应该有多少位?
(5)Cache中Tag的内容应该来自主存地址中的哪个字段?
问答题设X=2
7
×(29/32)，Y=2
5
×(5/8)，阶码为3位，尾数为5位(均不包含符号数)，用变形补码计算X+Y，要求按照计算机中浮点数的运算方法写出详细运算步骤。
问答题设有一个CPU的指令执行部件如下图所示，由Cache每隔100ns提供4条指令。(注：B1、B2和B3是3个相同的并行部件)一个CPU的指令执行部件
问答题设有浮点数，x=2
5
×(+9/16)，y=2
3
×(-13/16)，阶码用4位(含1位符号位)补码表示，尾数用5位(含1位符号位)补码表示，求真值x/y=?要求写出完整的浮点运算步骤，并要求直接用补码加减交替法完成尾数除法运算。
问答题某计算机字节长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如下图所示。图单字长指令格式转移指令采用相对寻址方式，相对偏移用补码表示，寻址方式的定义见下表。{{B}}表寻址方式的定义{{/B}}Ms/Md寻址方式助记符含义000B寄存器直接Rn操作数=(Rn)001B寄存器间接(Rn)操作数=((Rn))010B寄存器间接、自增(Rn)+操作数=((Rn))，(Rn)+1→Rn011B相对D(Rn)转移目标地址=(PC)+(Rn)注：(x)表示存储地址x或寄存器x的内容。回答下列问题：
问答题某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0～R1，暂存器C和D。(1)请将各逻辑部件组成一个数据通路，并标明数据流向。(2)画出“ADDR1，(R2)+”指令的指令周期流程图，指令功能是(R1)+((R2))→R1。
问答题简述中断的作用。
问答题分布式裁决方式有哪些?
问答题设某计算机有变址寻址、间接寻址和相对寻址等寻址方式，一个指令字长等于一个存储字。设当前指令的地址码部分为001AH，正在执行的指令所在地址为1F05H，变址寄存器中的内容为23A0H。已知存储器的部分地址及相应内容见下表。
{{B}}存储器的部分地址及相应内容{{/B}}
地 址
内 容
001AH
23A0H
1F05H
2400H
1F1FH
2500H
23A0H
2600H
23BAH
1748H
问答题某16位字长计算机的运算器采用74181和74182电路芯片来设计，各位间的进位采用全并行的方法。
(1)问需要74181和74182芯片各多少个?
(2)画芯片连接图。
问答题设浮点数字长32位，其中阶码部分8位(含1位阶符)，尾数部分24位(含1位数符)，当阶码的基值分别是2和16时：
(1)说明基值2和16在浮点数中如何表示；
(2)当阶码和尾数均用补码表示，且尾数采用规格化形式时．给出两种情况下所能表示的最大正数真值和非零最小正数真值；
(3)在哪种基值情况下，数的表示范围大?
(4)在两种基值情况下，对阶和规格化操作有何不同?
问答题在某些计算机中，调用子程序的方法是这样实现的：转子指令将返回地址存入子程序的第一个字单元，然后从第二个字单元开始执行子程序，请回答下列问题：
1．为这种方法设计一条从子程序转到主程序的返回指令。
2．在这种情况下，怎么在主、子程序间进行参数的传递?
3．上述方法是否可用于子程序的嵌套?
4．上述方法是否可用于子程序的递归(即某个子程序自己调用自己)?
5．如果改为用堆栈方法，是否可实现(4)所提出的问题?
问答题某Cache采用全相联映射，且此Cache有16块，每块8个字，主存容量为216个字(按字寻址)，Cache开始为空。Cache存取时间为40ns；主存与Cache间传送8个字需要1μs。
问答题某个两级存储器系统的平均访问时间为12ns，该存储器系统中顶层存储器的命中率为90%，访问时间是5ns，问：该存储器系统中底层存储器的访问时间是多少(假设采用同时访问两层存储器的方式)?
问答题已知指令格式中形式地址用D表示，程序计数器用PC表示，基址寄存器和变址寄存器都用R。请依据下述指定的寻址方式，用字符表达式表示有效地址EA的计算值：
问答题某计算机的主存地址空间中，从地址0000H～3FFFH为ROM存储区域，从4000H～7FFFH为保留地址区域暂时不用，其余空间为RAM地址区域。CPU的地址线为A
15
～A
0
，数据线为D
7
～D
0
，现采用8K×8位的ROM和4K×8位的RAM设计本机的存储系统。
(1)计算实现该机的存储系统所需要的RAM和ROM的数量。
(2)完成存储系统设计并与CPU的连接。