问答题两个规格化浮点数进行加/减法运算，最后对结果规格化时，能否确定需要右规的次数?能否确定需要左规的次数?
问答题设有32片256K×1位的SRAM芯片。回答以下问题：
问答题已知十进制数X=-5/256、Y=+59/1024，按机器补码浮点运算规则计算X-Y，结果用二进制表示，浮点数格式如下：阶符取2位，阶码取3位，数符取2位，尾数取9位。
问答题假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址和二地址3种格式。
问答题设浮点数的格式如下(阶码和尾数均用补码表示，基为2)：
E
S
E
1
～E
3
M
S
M
1
～M
9
问答题已知X=0.0010011 Y=-0.0110110
(1)写出X和Y的浮点数格式，阶码用原码，尾数用补码(位数自选)
(2)用浮点数运算方法计算X+Y、X-Y(要求写出计算过程)
问答题设x=+11/16、y=+3/16，试用变形补码计算x+y。
问答题某计算机结构如下图所示，该机字长16位．图中所有寄存器均为16位，控制器采用同步控制方式，每个机器周期包括4个节拍周期，数据总线及内总线均为16位，存储器周期与CPU节拍周期相等。减法指令SUBRO，(R1)中，源操作数(R1)为寄存器间接寻址，目的操作数R0为寄存器寻址，指令编码长度为16位。请给出该指令执行过程的微操作序列和时序安排，并详细列出每个节拍周期对应处于有效状态的控制信号。
问答题用16K×8位的SRAM芯片组成64K×16位的存储器，该存储器按16位字编址，画出存储器扩展图。
问答题假定在设计机器的指令系统时，对条件转移指令的设计有以下两种不同的选择：
(1)CPU
A
采用一条比较指令来设置相应的条件码，然后测试条件码进行转移。
(2)CPU
B
在转移指令中包含比较过程。
在两种CPU中，条件转移指令需要2个时钟周期，而其他的指令只需1个时钟周期。又假设在CPU
A
上，要执行的指令中只有20%是条件转移指令，由于每条条件指令都需要一条比较指令，因此，比较指令也占用20%。由于CPU
A
在转移时不需要比较，因此假设它的时钟周期时间比CPU
B
快1.25倍。问：
(1)哪一个CPU更快?
(2)如果CPU
A
的时钟周期时间仅仅比CPU
B
快1.1倍，哪个CPU更快?
问答题假设指令流水线分为取指令(IF)、指令译码/读寄存器(ID)、执行/有效地址计算(EX)、存储器访问(MEM)、结果写回寄存器(WB)5个过程段。现有下列指令序列进入该流水线。
①ADD R1,R2,R; ②SUB R4,R1,R5; ③AND
R6,R1,R7; ④OR R8,R1,R9; ⑤XOR
R10,R1,R11; 请回答以下问题：
问答题假设某字长为8位的计算机中，带符号整数采用补码表示，x=-68，y=-80，x和y分别存放在寄存器A和B中。请回答下列问题(要求最终用十六进制表示二进制序列)。
问答题下面是一段MIPS指令序列： 1 add $t1, $s1, $s0
#R[$t1]←R[$s1]+R[$s0] 2 sub $t2, $s0, $t1
#R[$t2]←R[$s0]-R[$t1] 3 add $t3, $t3, $s2
#R[$t1]←R[$t1]+R[$t2] 4 1w $t4，100($s3)
#R[$t4]←M[R[$s3]+100]
“取指、译码/取数、执行、访存、写回”的五段流水线处理器中执行上述指令序列，请回答下列问题：
问答题将下列十进制数表示成浮点规格化数，阶码4位(包含一位阶符)，分别用补码和移码表示；尾数9位(包含一位数符)，用补码表示。
问答题有一Cache系统，字长为16位，主存容量为16字×256块，Cache的容量为16字×8块。采用全相联映射，求：
问答题证明：在定点小数表示中，[X]
补
+[Y]
补
=2+(X+Y)=[X+Y]
补
。
问答题假定一个存储器系统支持四体交叉存取，某程序执行过程中访问地址序列为3，9，17，2，51，37，13，4，8,41，67，10，则哪些地址访问会发生体冲突?
问答题设CPU有16根地址线，8条数据线，并用/MREQ做访问存储器的控制信号，使用R/W做读写命令信号。要求存储系统最低8KB的地址是系统程序区ROM，与其相邻的高8KB的地址是系统程序工作区RAM，最高区域24KB的地址是用户程序区RAM。已知ROM和RAM存储芯片都为8K×8位，要求：
(1)写出每片存储芯片的地址范围(用十六进制表示)；
(2)自选或设计译码电路，画出CPU、译码器和存储芯片的逻辑连接图。
问答题某高级语言源程序中的一个while语句为“while(save[i]==k)i+=1;”，若对其编译时，编译器将i和k分别分配在寄存器$s3和$s5中，数组save的基址存放在$s6中，则生成的MIPS汇编代码段如下：
1 loop: sll $t1, $s3, 2
#R[$t1]←R[$s3]＜＜2, 即R[$t1]=i×4 2
add $t1, $t1, $s6 #R[$t1]←R[$t1]+R[$s6], 即R[$t1]=Address of
save[i] 3 1w $t0,
0($t1) #R[$t0]←M[R[$t1]+0], 即R[$t0]=save[i]
4 bne $t0, $s5, exit #R[$t0]≠R[$s5] then
goto exit 5 addi $s3, $s3,
1 #R[$s3]←R[$s3]+1, 即i=i+1 6
j loop #goto loop
7 exit: 该五段流水线数据通路中各主要功能单元的操作时间见下表。
各主要功能单元的操作时间
{{B}}各主要功能单元的操作时间{{/B}}
存储器
ALU或加法器
寄存器堆读口或写口
200ps
150ps
50ps 请回答下列问题：
问答题什么是USB总线?USB总线有什么特点?USB的数据传输方式有哪些?