单选题二地址指令中，操作数的物理位置不可安排在( )。
单选题设有一个10阶的下三角矩阵A(包括对角线)，按照从上到下、从左到右的顺序存储到连续的55个存储单元中，每个数组元素占1个字节的存储空间，则A[5][4]地址与A[0][0]的地址之差为( )。
单选题将一个A[1..100，1..100]的下三角矩阵．按行优先存入一维数组B[1..5050]中，A中元素A[66，65]，在B数组中的位置K为( )。
单选题下列选项中，能引起外部中断的事件是{{U}} {{/U}}。
A.键盘输入
B.除数为O
C.浮点运算下溢
D.访存缺页
单选题计算机所配置的显示器中，若显示控制卡上刷新存储器的容量为1MB，则当采用800×600像素的分辨模式时，每个像素最多可以有{{U}}
{{/U}}种不同颜色。
A.256
B.65536
C.16M
D.4096
单选题在集中式仲裁方式中，优先次序控制最灵活的是______。
A.链式查询方式
B.计数器定时查询方式
C.独立请求方式
D.无法确定
单选题当有中断源发出请求时，CPU可以执行响应的中断服务程序，提出中断请求的可以是{{U}} {{/U}}。
A．通用寄存器B．专用寄存器 C．外部事件 D．Cache
单选题一般存储系统由三级组成(不计CPU内的寄存器级)，关于各级存储器的作用速度及容量，下面叙述中正确的是______。
单选题计算机系统是由____组成的。【武汉大学2007年】
单选题组合逻辑控制器，微操作信号的形成主要与______信号有关。
单选题下列称述中正确的是{{U}} {{/U}}。
A.在DMA周期内，CPU不能执行程序
B.中断发生时，CPU首先执行入栈指令将程序计数器内容保存起来
C.DMA传送方式时，DMA控制器每传送一个数据就窃取一个指令周期
D.输入输出操作的最终目的是要实现CPU与外设之间的数据传输
单选题某CPU访问存储器与访问I/O端口的指令相同，则存储器与I/O端口______。
单选题CPU响应中断时，保护两个关键的硬件状态是____。【重庆大学1999年】
单选题计算机各组成部件相互连接方式，从早期的以____为中心，发展到现在的以____为中心。【西安交通大学1996年】
单选题按照IEEE754标准规定的32位浮点数(41A4C000)16对应的十进制数是____。
单选题下列关于ROM和RAM的说法中，错误的是______。
Ⅰ．CD-ROM是ROM的一种，因此只能写入一次
Ⅱ．Flash快闪存储器属于随机存取存储器，具有随机存取的功能
Ⅲ．RAM的读出方式是破坏性读出，因此读后需要再生 Ⅳ．SRAM读后不需要刷新，而DRAM读后需要刷新
A.Ⅰ、Ⅱ
B.Ⅰ、Ⅲ、Ⅳ
C.Ⅱ、Ⅲ
D.Ⅰ、Ⅱ、Ⅲ
单选题对于字符显示器，主机送给显示器的是打印字符的____。【北京理工大学2002年】
单选题下列关于原码、补码、反码和移码的叙述中，不正确的是______。
单选题中断屏蔽字的作用是____.
单选题计算机系统的层次结构通常可划分为电路逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层、高级语言层等6层结构。层次之间的依存关系是______。