问答题若将4个全加器级连可得4位加法器，并采用超前进位产生电路来同时形成各位进位，称这种加法器为超前加法器。根据各位进位的形成条件，可写出C
i
的逻辑表达式：
C
i
=X
i
Y
i
+C
i-1
请依据进位产生函数和进位传递函数推导出各位(4位)的进位表达式。
问答题设Cache的工作速度比主存的速度快10倍，且Cache的命中率为90%，则该计算机采用Cache后，对存储系统而言，其加速比是多少?(工作时，设Cache与主存同时启动)
问答题在一个8级中断系统中，硬件中断响应优先级高低优先顺序为：1～2～3～4～5～6～7～8，设置中断屏蔽寄存器后，中断响应的优先顺序为1～3～5～7～2～4～6～8。
问答题某总线在一个总线赝期并行传送64位数据，总线时钟频率为66MHz，一个总线周期包含两个总线时钟周期，则该总线的带宽为_______字节／秒。
问答题利用补码定点一位乘法计算X×Y，其中：X=1.0111，Y=0.1011。
问答题请画出中断判优的链式查询、独立请求和分组链式三种方式的示意图。
问答题某微机的寻址范围为64K，接有8片8K的存储器芯片，存储器芯片的片选信号为CS，试回答下列问题：【华中师范大学1998年】
问答题Cachce—MM两级存储器采用组相联映像(组间直接，组内全相联)，要求Cache的每一块可在一个主存的存储周期内读出。(1)已知主存为模块交叉，每个存储模块宽度为8个字节，则块的大小是多少?(2)若Cache容量为512B，共分为2个组，主存容量是Cache容量的2048倍，则主存区号是多少位?区内组号是多少位?组内块号是多少位?块内地址是多少位?每次进行MM→Cache的地址变换时，需要参与相联比较的位数是多少位?(3)若Cache—MM地址变换表的内容如下表所示，当CPU访问主存的地址分别为19318H和0EDCBAH时，问是否能命中Cache?若能命中，用十六进制数写出相应的Cache地址。
问答题原理性地说明ADD R0，R1指令格式和执行步骤。
问答题设某光栅扫描显示器的分辨率为1024×768，帧频为50Hz，采用逐行扫描方式，若垂直回扫和水平回扫时间忽略不计，则此显示器的行频是_______ 。
问答题某流水线如下图所示，指出哪个是流水线的“瓶颈”段。简述解决流水线瓶颈的方法，并画出示意图。
问答题微机A和B采用不同主频的CPU芯片，片内逻辑电路完全相同。若A机的CPU主频为8MHz，平均指令执行速度为0.4MIPS，则A机的平均指令周期为多少?若B机的CPU主频为12MHz，B机的平均指令执行速度为多少?
问答题图3-1为某静态RAM的写时序图，其中R／W是读写控制信号，CS是片选信号。请判断这个时序是否正确。若你认为不正确，则指出错误在什么地方，并画出正确的时序图。【华中师范大学1997年】
问答题单总线CPU结构如下图所示，试写出加法指令ADDR0，Offs(R1)的读取和执行流程。其中R0表示目的寻址为寄存器寻址；Offs(R1)表示源寻址为变址寻址，Offs是偏移量，R1是变址寄存器。单总线CPU结构
问答题某一计算机系统采用段页式虚拟存储器方式，已知虚拟地址有32位，按字编址每个字段最多可以有1K字，每页16K字，主存储器容量64M字。1．计算出虚拟存储器的容量。2．分析逻辑地址和物理地址的格式。3．计算出段表和页表的长度。
问答题简述中断与DMA数据传送流程的3个阶段，设它们都只有单个外设。
问答题某16位微型机主存地址码为24位，使用1M×1位的DRAM芯片组成，存储周期为0.1μs，请问该机所允许的最大主存空间是多少?需用多少片DRAM芯片?若采用异步刷新方式，设存储元刷新最大间隔时间不超过8ms，则刷新定时信号的间隔时间是多少?
问答题已知x=0.10011101，y=0.1110，用不恢复余数阵列除法器求x/y。
问答题某计算机存储字长为16位，存储器按字编址，采用一地址格式的指令系统，允许直接、间接、变址、基址寻址，且变址寄存器和基址寄存器均为16位，试回答：【哈尔滨工业大学2000年】
问答题指令按完成的功能不同可分成哪几类?