问答题某总线在一个总线周期中传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为66MHz，总线带宽是多少?如果一个总线周期中并行传送64位数据，总线时钟频率升为100MHz，总线带宽是多少?【北京邮电大学2004年】
问答题假设微操作控制信号用Cn表示，指令操作码译码器输出用Im表示，机器周期状态用Mk表示，节拍电位信号用Ti表示，工作脉冲信号用Pj表示，状态反馈信息用Br表示，则组合逻辑控制器的微操作控制信号可用逻辑函数_______来描述。
问答题CPU响应中断时需要保护程序断点，这里的断点指的是_____的内容，它一般被保存到_____中。
问答题系统有20位地址线A
19
～A
0
，现手头有8片64K×1位的存储器芯片，需要把它们组织起来，问：
问答题CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。求：【北京邮电大学2002年】1)Cache／主存系统的效率。2)平均访问时间。
问答题设矩阵A为(1)若将A视为对称矩阵，画出对其压缩存储的存储表；(2)若将A视为稀疏矩阵，画出A的十字链表结构。
问答题某磁盘存储器转速为3000转／分，共4个记录面，每毫米5道，每道记录信息12288字节，最小磁道直径为230mnl，共有275道。则该磁盘的平均等待时间是_______.
问答题请以文字方式描述读磁盘的DMA过程。
问答题
问答题某总线时钟频率为66MHz，在一个64位总线中，总线数据传输的周期是7个时钟周期传输6个字的数据块。
问答题设由S、E、M三个域组成的一个32位二进制字所表示的非零规则化数X，其表示为x=(-1)
S
×(J．M)×2
E-12B
。问：它所能表示的规格化的最大正数、最小正数、最大负数、最小负数是多少?【北京邮电大学2002年】
问答题原码加减交替法
问答题设计微程序控制器的控制器部件需要哪些步骤?
问答题下图是一个简化的CPU与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器AC、一个状态数据寄存器和其他四个寄存器：主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR，各部件及其之间的连线表示数据通路，箭头表示信息传递方向。要求：(1)请写出图中a、b、c、d四个寄存器的名称。(2)简述图中指令从主存取到控制器的过程。(3)说明数据从主存取出、运算、写回主存所经过的数据通路(假定数据地址已在MAR中)。
问答题
问答题虚拟存储器中，页面的大小不能太小，也不能太大，为什么?
问答题某计算机主存(MM)容量为256K字，Cache为8K字，MM与Cache之间按组相联映像。Cache的每组有4个页面，每个页面有64个字。假设开始时Cache为空，CPU按顺序从MM地址为0，1，2，…，8447单元执行“取”操作(不命中时，则将MM中含有该字的页面整页都送入Cache，然后从Cache中把需要的字读出送CPU)，然后又重复执行20次。设Cache存取速度为MM的5倍，页面的替换使用LRU算法。请计算上述操作总的存取时间与不用Cache相比，速度提高多少倍?
问答题有一选择通道，可连接4台快速外设，它们的数据传输率分别为8MB／s、4MB／s、2MB／s、lMB／s。该选择通道每批最多可传送16KB信息，选择设备的时间为2μs，传送1B的时间为100μs。试求该选择通道的极限流量和实际的最大流量。
问答题一个1K×4位的动态RAM芯片，若其内部结构排列成64×64形式，且存取周期为0．1μs。
问答题某总线频率为33MHz，在一个总线周期内并行传送4个字节，求该总线的带宽。