问答题分析总线宽度对系统性能的影响。
问答题为什么DMA方式比中断方式具有更高的I／O效率?
问答题用CISC和RISC设计的机器分别是VAX机(CPU1)和IBM机(CPU2)，使用一个典型的测试程序，产生如下的机器特征结果：最后一列表示，在CPU时间上VAX机是IBM机的12倍长。(1)运行于两个机器上的测试程序机器代码的指令计数相对大小是多少?(2)两个机器的CPI各是何值?
问答题简述字节多路通道、数组选择通道和数组多路通道。
问答题线性表(a
1
，a
2
，a
3
，…，a
n
)中元素递增有序且按顺序存储于计算机内。要求设计算法完成以下内容：
(1)用最少的时间在表中查找数值为x的元素。
(2)若找到将其与后继元素位置相交换。
(3)若找不到将其插入表中并使表中元素仍递增有序。
问答题假设对于题44中的计算机M和程序段P的机器代码，M采用页式虚拟存储管理；P开始执行时，(R1)=(R2)=0，(R6)=1000，其机器代码已调入主存但不在Cache中；数组A未调入主存，且所有数组元素在同一页，并存储在磁盘同一个扇区。请回答下列问题，并说明理由。(1)P执行结束时，R2的内容是多少?(2)M的指令Cache和数据Cache分离。若指令Cache共有16行，Cache和主存交换的块大小为32字节，则其数据区的容量是多少?若仅考虑程序段P的执行，则指令Cache的命中率为多少?(3)P在执行过程中，哪条指令的执行可能发生溢出异常?哪条指令的执行可能产生缺页异常?对于数组A的访问，需要读磁盘和TLB至少各多少次?
问答题已知[x]补=x0．x1x2…xn，求证：[1－x]补=x0．+2－n
问答题CPU结构如图5．3所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。(1)标明图中四个寄存器的名称。(2)简述指令从主存取到控制器的数据通路。(3)简述数据在运算器和主存之间进行存／取访问的数据通路。
问答题如果一条指令的执行过程分为取指令、指令分析、指令执行三个子过程，且这三个子过程的延迟时间都相等。请分别画出指令顺序执行方式、指令流水执行方式的时空图。
问答题为什么进程在进入临界区之前应先执行“进入区”代码，在退出临界区后又执行“退出区”代码?
问答题将十进制的关键字用二进制数表示，对基数排序所需的时间和附设空间分别有什么影响?各是多少?
问答题对于如下的加权有向图，给出算法Dijkstra产生的最短路径的支撑树，设顶点A为源点，并写出生成过程。
问答题图6．5(a)是有四个部件(控制器)共享总线的、分布式同步SBI总线定时示意图，每个控制器对应一根数据传送请求线TR，其优先权次序是TR0最高，TR3最低；这四条线又都接到各个控制器，每个控制器内部有一个自己是否可用总线的判别电路。公共时钟信号的周期为T，每个周期可完成一个数据传送。(1)叙述某个控制器要求使用SBI总线进行数据传送的实现过程。(2)图6．6(b)是图6．6(a)系统的一个数据传送序列的时序图，试分析其总线控制过程。
问答题运算器结构如图5．24所示，IR为指令寄存器，R1～R3是三个通用寄存器，其中任何一个可作为源寄存器或目标寄存器，A和B是三选一多路开关，通路的选择分别由AS0，AS1和BS0，BS1控制(如BS0BS1=01时选择R1，10时选择R2，11时选择R3)。S1S2是ALU的操作性质控制端，功能如下：S1S2=00时，ALU输出BS1S2=00时，ALU输出A+BS1S2=10时，ALU输出A－BS1S2=11时，ALU输出B假设有如下四条机器指令，其操作码OP和功能如表5．6所示。要求：(1)如机器字长8位，请设计四条指令的指令格式。(2)如限定微指令字长不超过14位，请设计微指令格式(只考虑运算器数据通路的控制)，假设控存CM容量仅16个单元。(3)假定取指微指令完成从主存M取指令到IR，画出四条指令的微程序流程图，标注微地址和测试标志。(4)假定用节拍脉冲T4修改微地址寄存器，用T1脉冲作为CM读出信号的打入信号，试画出微地址转移逻辑图。
问答题有一种简单的排序算法，叫做计数排序(Count sorting)。这种排序算法对一个待排序的表(用数组表示)进行排序，并将排序结果存放到另一个新的表中。必须注意的是，表中所有待排序的关键字互不柜同，计数排序算法针对表中的每个记录，扫描待排序的表一趟，统计表中有多少个记录的关键字比该记录的关键字小。假设针对某一个记录，统计出的计数值为c，那么，这个记录在新的有序表中的合适的存放位置即为c。 设计实现计数排序的算法。对于有n个记录的表，关键字的比较次数是多少?与简单选择排序相比较，这种方法是否更好?为什么?
问答题说明在公用网络以及私用网络中计算机网络主要有哪些功能。
问答题CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns，主存为250ns，求cache—主存系统的效率和平均访问时间。
问答题为什么段式虚拟存储系统比页式虚拟存储系统更易于实现信息共享和保护?
问答题(哈尔滨工程大学)两个字符串相等的充要条件是：两个串的______相等，且______的字符相等。
问答题(青岛大学)已知广义表Glist=((a)，(b，c，d)，((e)))，使用head()和tail()函数取出Glist中原子b的运算是______。