问答题简述使用TCP的连接释放方法可以保证不丢失数据的原因。
问答题某32位计算机，CPU主频为800MHz，Cache命中时的CPI为4，Cache块大小为32字节；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40ns；存储器总线宽度为32位，总线时钟频率为200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。(1)CPU和总线的时钟周期各为多少?总线的带宽(即最大数据传输率)为多少?(2)Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取?(3)存储器总线完成一次读突发传送总线事务所需的时间是多少?(4)若程序BP执行过程中，共执行了100条指令，平均每条指令需要进行1．2次访存，Cache缺失率为5％，不考虑替换等开销，则BP的CPU执行时间是多少?
问答题有两台机器，它们对条件转移指令的处理采用不同的设计方案：
①CPU
A
采用一条比较指令来设置相应的条件码，由紧随其后的一条转移指令对此条件码进行测试，以确定是否进行转移。因此实现一次条件转移要执行比较和测试两条指令。
②CPU
B
采用比较和测试两种功能合在一起的方法，这样实现条件转移只需一条指令。
假设在这两台机器的指令系统中，执行条件转移指令需2个时钟周期，而其他指令只需1个时钟周期。又假设CPU
A
中，条件转移指令占总执行指令条数的20％。由于每条转移指令都需要一条比较指令，所以比较指令也将占20％。
如果CPU
B
的时钟周期只比CPU
A
的慢10％，那么哪一个CPU会工作得更快些?
问答题SRAM芯片有17位地址线和4位数据线。用这种芯片为32位字长的处理器构成1M×32比特的存储器，并采用内存条结构。问：(1)若每个内存条为256K×32比特，共需几个内存条?(2)每个内存条共需多少片这样的芯片?(3)所构成的存储器需用多少片这样的芯片?
问答题物理层的接口有哪几个特性?各包含什么内容?
问答题说明外围设备的I／O控制方式分类及其特点。
问答题若设备的优先级依次为CD—ROM、扫描仪、硬盘，请用标准接口SCS I进行配置，画出配置图。
问答题某16位计算机的主存按字节编址，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0～R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送(mov)、左移一位(left)和右移一位(right)3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A(mova)、A加B(add)、A减B(sub)、A与B(and)、A或B(or)、非A(not)、A加1(inc)这7种操作，控制信号为ALUop。对于此计算机的描述，其部分指令执行过程的控制信号如题44一a图所示。该机指令格式如题44一b图所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为0和1，通用寄存器R0～R3的编号分别为0、1、2和3。请回答下列问题。(1)该机的指令系统最多可定义多少条指令?(2)假定inc、shl和sub指令的操作码分别为01H、02H和03H，则以下指令对应的机器代码各是什么?①incR1；(R1)+1→R1②shlR2，R1；R1＜＜1→R2③subR3，(R1)，R2；((R1))－(R2)→R3(3)假设寄存器X的输入和输出控制信号分别记为Xin和Xout，其值为1表示有效，为0表示无效(例如，PCout=1表示PC内容送总线)；存储器控制信号为MEMop，用于控制存储器的读(read)和写(write)操作。写出题44一a图中标号①～⑧处的控制信号或控制信号取值。(4)指令“subR1，R3，(R2)”和“incR1”的执行阶段至少各需要多少个时钟周期?
问答题假设一个仅包含二元运算符的算术表达式以链表形式存储在二叉树BT中，写出计算该算术表达式值的算法。
问答题有一阅览室，读者进入时必须先在一张登记表上登记，该表为每一座位列出一个表目，包括座号、姓名，读者离开时要注销登记信息；假如阅览室共有100个座位。试分别用信号量和P、V操作以及管程来实现用户进程的同步算法。
问答题计算机网络由哪些部分组成?什么是通信子网和资源子网?试述这种层次结构观的特点以及各层的作用。
问答题说明实时任务的类型和实时系统的类型。
问答题运算器结构如图5．21(a)所示，R1，R2，R3是三个寄存器，A和B是两个三选一的多路开关，通路的选择分别由AS0、AS1和BS0、BS0端控制，如BS0BS1=11时，选择R3，BS0BAS1=01时，选择RR1，……ALU是算术／逻辑单元，S1S2为它的两个操作控制端。其功能如下：S1S2=00时，ALU输出=AS1S2=01时，ALU输出=A+BS1S2=10时，ALU输出=A－BS1S2=11时，ALU输出=AB(1)设计运算器通路控制的微指令格式。(2)假设R1存放a，R2存放b，R3中存放修正量3(0011)，试设计余三码编码的十进制加法微程序，并代码化。
问答题试简述HDLC帧各字段的意义。HDLC用什么方法保证数据的透明传输?
问答题现使用1M×8位芯片，请画出使用这样的芯片构成一个8M×8位存储器的连接图。
问答题简述栈、队列、循环队列的定义。
问答题设某机中，CPU的地址总线为A
15
～A
0
，数据总线为D
7
～D
0
(A
0
、D
0
为最低位)。存储器地址空间为3000H～67FFH。其中3000H～4FFFH为ROM区，选用4K×2的ROM芯片；5000H～67FFH为RAM区，选用2K×4的SRAM芯片。请问：
(1)组成该存储器需要多少片ROM芯片和SRAM芯片?
(2)ROM芯片、SRAM芯片各需连接CPU的哪几根地址线和数据线?
(3)应如何设置片选信号，分别写出各片选信号的逻辑表达式。
问答题一个计算机系统包含两颗英特尔Ivy Bridge微架构的至强处理机，具备六个物理内核，通过超线程技术可运行12个处理线程，系统中另外配置四颗至强融核协处理机。请说明该系统采用了哪些并行处理技术。
问答题冒泡排序方法是把大的元素向上移(气泡的上浮)，也可以把小的元素向下移(气泡的下沉)。请给出上浮和下沉过程交替的冒泡排序算法。
问答题图8．5是一个二维中断系统，请问：①在中断情况下，CPU和设备的优先级如何考虑?请按降序排列各设备的中断优先级。②若CPU现执行设备B的中断服务程序，IM2，IM1，IM0的状态是什么?如果CPU执行设备D的中断服务程序，IM2，IM1，IM0的状态又是什么?③每一级的IM能否对某个优先级的个别设备单独进行屏蔽?如果不能，采取什么方法可达到目的?④若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求?