问答题中断分为哪几种类型?请给出各自的含义。
问答题CPU的数据通路如图10．16所示。运算器中R
0
～R
3
为通用寄存器，DR为数据缓冲寄存器，psw为状态字寄存器，D—cache为为数据存储器，I—cache为指令寄存器，IR为指令寄存器，AR为地址寄存器。单线箭头表示微操作控制信号(电位或脉冲)。如LR
0
表示读出R
0
寄存器，SR
0
表示写入R
0
寄存器。
机器指令“ADD R2，R0”实现的功能是：将R
2
和R
1
的数据进行相加，求和结果打入到寄存器R
0
中，请设计ADD指令的指令周期流程图，并在CPU周期外写出所需的微操作控制信号(标明时序T
i
)。
问答题总线的功能有哪些?从功能区分，总线由哪三部分组成?各自对计算机系统性能有什么影响?
问答题分析说明图6．10所示某CPU总线周期时序图。
问答题为什么要引入动态分段存储管理?它与请求页式存储管理有什么区别?
问答题设计一个流水线式浮点加法／减法器。
问答题什么是文件的物理结构?它有哪几种组织方式?
问答题简述中断的作用。
问答题已知x=－0．01111，y=+0．11001，求[x]
补
，[－x]
补
，[y]
补
，[－y]
补
，x+y，x－y的值。
问答题某计算机字长32位，常规设计的存储空间≤4M，若将存储空间扩展至32M，请提出一种可能方案。
问答题一个8位微处理器系统具有两个I／O设备。这个系统的I／O控制器使用分立的控制寄存器和状态寄存器。两个设备都是一次一个字节地处理数据。第一个设备有2条状态线和3条控制线，第二个设备有3条状态线和4条控制线。请问：(1)为实现每个设备的状态读取和控制，I／O模块需要有多少个8位寄存器?(2)假定第一个设备是个只输出设备，寄存器数目又是多少?(3)为控制两个设备需要多少不同的地址?
问答题写一个Heaplnsert(R，key)算法，将关键字插入到堆R中，并保证插入后R仍是堆。请分析算法的时间复杂度。提示：将key先插入R中已有元素的尾部(即原堆的长度加1的位置，插入后堆的长度加1)，然后自下往上调整，使插入的关键字满足堆性质。
问答题对于模4补码，设[x]补=x'0．x0x1x2…xn(x'0为符号位)，求证：x=－2x'0+x0+xi2－i
问答题图10．12所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R／信号控制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路，另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。为缩短指令周期，将存储器M分设成指令存储器M1和数据存储器M2，(1)请修改图10．12所示的数据通路。(2)画出指令“ADDR2，R0”的指令周期流程图。(3)指令周期速度提高多少?
问答题简述DMA的工作流程。
问答题设变量h放在寄存器$S2中，数组A的基值放在寄存器$S3中，请将下面C语句翻译成MIPS R4000汇编语言代码。C赋值语句是：A[12]=h+A[8]
问答题设写入代码为110101001，试画出NRZ，NRZ1，PE，FM，MFM(改进调频制)的写电流波形，指出哪些有自同步能力。
问答题请简述SPOOLing系统的实现思想。
问答题某计算机主存容量为4 M×16位，且存储字长与指令字长相等，若该机指令系统可完成108种操作，操作码位数固定，且有直接、变址、基址、相对、立即5种寻址方式，试回答： (1)画出一地址指令格式并指出各字段的作用。 (2)该指令直接寻址的最大范围。 (3)一次间址和多次间址的寻址范围。 (4)立即数的范围(十进制表示)。 (5)相对寻址的位移量(十进制表示)。 (6)上述5种寻址方式的指令哪一种执行时间最短?哪一种最长?为什么?哪一种便于程序的浮动?哪一种最适合处理数组问题? (7)如何修改指令格式，使指令的寻址范围可扩大到4M? (8)为使一条转移指令能够转移到主存的任一位置，可采取什么措施?
问答题某段页式虚拟存储系统，虚地址格式为：2位段号+2位页号+11位页内地址。物理内存共32KB。系统中采用访问方式保护，每个段的访问方式可以设置为：只读、读+执行、读+写、读+写+执行。已知某程序的段表和页表如下所示：对下面的访存序列，请填表给出物理地址，或说明页面访问失败的原因。