问答题在多处理机系统中，各个核心私有的cache会引起各个私有cache之间以及私有cache与共享主存之间的cache一致性问题。请举例说明有哪些具体原因可能会导致cache一致性问题?
问答题一个DMA控制器服务于4条远程通信链路(每个DMA通路接一个链路)每朵链路的速率是64Kb／s。问：(1)应以突发模式还是周期窃取模式来运行此控制器?(2)为服务各DMA通路，应采用何种类型DMA控制器和优先权策略?
问答题某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包含进位／借位标志CF、零标志ZF和符号标志NF。假定为该机设计了条件转移指令，其格式如下：其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测位为1时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移，例如，若C=1，Z=0，N=1，则需检测CF和NF的值，当CF=1或NF=1时发生转移；OFFSET是相对偏移量，用补码表示。转移执行时，转移目标地址为(PC)+2+2×OFFSET；顺序执行时，下条指令地址为(PC)+2。请回答下列问题。(1)该计算机存储器按字节编址还是按字编址?该条件转移指令向后(反向)最多可跳转多少条指令?(2)某条件转移指令的地址为200CH，指令内容如下图所示，若该指令执行时CF：0，ZF=0，NF=1，则该指令执行后PC的值是多少?若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少?请给出计算过程。(3)实现“无符号数比较小于等于时转移”功能的指令中，C、Z和N应各是什么?(4)以下是该指令对应的数据通路示意图，要求给出图中部件①～③的名称或功能说明。
问答题今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，现假设完成各步操作的时间依次为100 ns，100 ns，80 ns，50 ns。 请回答下列问题： (1)流水线的操作周期应设计为多少? (2)若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行? (3)如果在硬件设计上加以改进，至少需推迟多少时间?
问答题在TCP的拥塞控制中，慢开始和拥塞避免算法是怎样使用的?
问答题画图说明顺序方式和交叉方式的存储器模块化结构。
问答题已知某机采用微程序控制方式，其控制存储器容量为512×48(位)。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如下图所示。(1)微指令中的三个字段分别应为多少位?(2)画出围绕这种微指令格式的微程序控制器逻辑框图。
问答题若浮点数x的IEEE754标准的32位二进制数存储内容为(C2540000)
16
，求其对应的浮点数的十进制值。
问答题若有N个元素已构成一个小根堆，那么如果增加一个元素为K
n+1
，请用文字简要说明如何在log
2
n的时间内将其重新调整为一个堆。
问答题假设以I和O分别表示入栈和出栈操作。栈的初态和终态均为空，入栈和出栈的操作序列可表示为仅由I和O组成的序列，称可以操作的序列为合法序列，否则称为非法序列。 (1)下面所示的序列中哪些是合法的? A．IOIIOIOO B．IOOIOIIO C．IIIOIOIO D．IIIOOIOO (2)通过对(1)的分析，写出一个算法，判定所给的操作序列是否合法。若合法，返回true，否则返回false(假定被判定的操作序列已存入一维数组中)。
问答题某磁盘里，平均找道时间为20ms，平均旋转等待时间为7ms，数据传输率为2．5MB／s。磁盘机上存放着500个文件，每个文件的平均长度为1MB。现需将所有文件逐一读出并检查更新，然后写回磁盘机，每个文件平均需要2ms的额外处理时间。问：(1)检查并更新所有文件需要占用多少时间?(2)若磁盘机的旋转速度和数据传输率都提高一倍，检查并更新全部文件的时间是多少?
问答题(哈尔滨工程大学)在字符串S=“structure”中，以t为首的子串有______个。
问答题指令格式结构如下所示，试分析指令格式及寻址方式特点。
问答题(武汉大学)与普通的线性表不同的是，广义表的元素既可以是______，也可以是______。
问答题何谓“总线仲裁”?一般采用何种策略进行仲裁，简要说明它们的应用环境。
问答题假设cache一个行大小为32字节，主存传送4字节的字用30ns时间。cache的任一行被换出之前至少它已被写过一次。如果写策略采用回写式或写直达式，那么一行换出之前改写的平均次数是多少时，前者比后者更有效?
问答题求证：[－x]
补
=[[x]
补
]
求补
。
问答题试在下列条件下比较电路交换和分组交换。要传送的报文共x(bit)。从源站到目的站共经过k段链路，每段链路的传播时延为d(s)，数据率为b(bit／s)。在电路交换时电路的建立时间为s(s)。在分组交换时分组长度为p(bil)，且各结点的排队等待时间可忽略不计。问在怎样的条件下，分组交换的时延比电路交换的要小?
问答题动态RAM每毫秒必须刷新64次，每次刷新操作需150ns，一个存储周期需要250ns。问：存储器总操作时间的百分之几用于刷新?
问答题用可变分区方式管理主存时，假定主存中按地址顺序依次有五个空闲区，空闲区的大小依次为32 KB、10 KB、5 KB、228 KB、100 KB。现有五个作业J1、J2、J3、J4，J5，它们各需主存量为1 KB、10 KB、108KB、28 KB，115 KB。若采用最先适应分配算法，能把这五个作业按J1～J5的次序全部装入主存吗?按怎样的次序装入这五个作业可以将其全部装入主存?