问答题假定一磁盘有200个柱面，编号为0～199，当前存取臂的位置在143号柱面上，并刚刚完成125号柱面的服务请求，如果请求队列的先后顺序是86，147，91，177，94，150，102，175，130，试问：为完成上述请求，下列算法存取臂移动的总量是多少?并写出存取臂移动的顺序。 (1)FCFS； (2)SSTF；(3)SCAN；(4)C—SCAN。
问答题路由器的关键功能是什么?在路由转发过程中，路由表怎样设置?
问答题机器字长32位，定点表示，尾数31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少?最小负数是多少?(2)定点原码小数表示时，最大正数是多少?最小负数是多少?
问答题下图是一个简化的CPU与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器AC、一个状态寄存器和其他四个寄存器(主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR)，各部件及其之间的连线表示数据通路，箭头表示信息传送方向。要求：(1)写出图中a、b、c、d四个寄存器的名称。(2)简述图中指令从主存取到控制器的过程。(3)说明数据从主存取出、运算、写回主存所经过的数据通路(假定数据地址已在MAR中)。
问答题磁盘、磁带、打印机三个设备同时工作：磁盘以30μs的间隔向控制器发DMA请求，磁带以45μs的间隔发DMA请求，打印机以150μs的间隔发DMA请求。假定DMA控制器每完成一次DMA传送所需时间为5μs，画出多路DMA控制器工作时空图。
问答题用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。
问答题将十进制数20．59375转换成IEEE754标准的32位二进制存储内容。
问答题根据表2．3，一位全加器(FA)的逻辑表达式可用如下形式写出：Si=AiCi(1)Ci+1=(2)用此表达式设计的一位全加器构成加法器时有什么问题?请改进设计，以便缩短加法器进位时间。
问答题叙述各种文件物理组织方式的主要优缺点。
问答题接口按数据传输宽度分为哪几类?按操作的节拍分为哪几类?按信息传送的控制方式分为哪几类?
问答题设有三个进程A、B、C，进程A和进程B各需要运行3 ms的处理器时间，而进程C却要24 ms的处理器时间，分别考虑当三个进程到达顺序为A，B，C时及C，B，A时，用先来先服务进行调度时各自的平均等待时间。
问答题考虑一个单片磁盘，它有如下参数：旋转速率是7200转／分，一面上的磁道数是30000，每道扇区数是600，找道时间是每横越百条磁道花费1ms。保数定开始时磁头位于磁道0，收到一个存取随机磁道随机扇区的请求。问：(1)平均找道时间是多少?(2)平均旋转延迟时间是多少?(3)一扇区的传送时间是多少?(4)满足此请求的总的平均时间是多少?
问答题试在交互性、及时性和可靠性方面，将分时系统与实时系统进行比较。
问答题设A=a
n
a
n－1
…a
1
a
0
是已知的(n+1)位二进制原码数，画出原码转换为补码的电路图(只画出4位)。
问答题在UNIX中，如果一个盘块的大小为1 KB，每个盘块号占4 B，即每块可放256个地址。请转换下列文件的字节偏移量为物理地址：(1)9 999，(2)18 000，(3)420 000。
问答题试述交换机的存储转发方式和直通转发方式的优缺点。
问答题下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大容量为16384字(字长18位)，数据存储器DM最大容量是65536字(字长16位)。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但图中未标出。设处理机格式为：加法指令可写为“ADDX(R1)”。其功能是(AC0)+((Ri)+X)→AC1，其中((Ri)+X)部分通过寻址方式指向数据存储器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。
问答题图5．22给出了某机微程序控制器的部分微指令序列，图中每一框代表一条微指令。分支点a由指令寄存器IR5，IR6两位决定，分支点b由条件码标志C0决定。现采用断定方式实现微程序的顺序控制，已知微地址寄存器长度为8位。要求：(1)设计实现该微指令序列的微指令字顺序控制字段格式。(2)给出每条微指令的二进制编码地址。(3)画出微地址转移逻辑图。
问答题在决定一台计算机采用何种寻址方式时，总要做出各种各样的权衡。在下列每种情况下，具体的考虑是什么?(1)单级间接寻址方式作为一种方法提出来的时候，硬件变址寄存器被认为是一种成本很高的办法。随着LSI电路的问世，硬件成本大降。试问，现在是不是使用变址寄存器更为可取?(2)如果允许在同一条指令中同时指定间接寻址方式和立即寻址方式，请问有效地址产生逻辑应如何处理这种情况?(3)已知一台16位计算机配有16个通用寄存器。请问，是否有一个简单的硬件设计规则，使我们可以指定这个通用寄存器组的某些寄存器来进行20位的存储器寻址?参与这种寻址的通用寄存器该采用什么办法区分出来?
问答题设cache的命中率h=0．98，cache比主存快4倍，已知主存存取周期为200ns，求cache—主存的效率和平均访问时间。