虚拟存储器理论上的最大容量取决于( )。
下面是有关DRAM和SRAM存储器芯片的叙述：Ⅰ．DRAM芯片的集成度比SRAM高Ⅱ．DRAM芯片的成本比SRAM高Ⅲ．DRAM芯片的速度比SRAM快Ⅳ．DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新通常情况下，错误的是( )。
在页面尺寸为4 KB的页式存储管理中，页表中的内容依次是2、5、6、8、7、11，则物理地址32773对应的逻辑地址为( )。
某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次； 则(1)、(2)所花时间之比为( )。
设某计算机有变址寻址、间接寻址和相对寻址等寻址方式。设当前指令的地址码部分为001AH，正在执行的指令所在地址为1F05H，变址寄存器中的内容为23A0H。(1)当执行取数指令时，如为变址寻址方式，取出的数为多少?(2)如为间接寻址，取出的数为多少?(3)当执行转移指令时，转移地址为多少?已知存储器的部分地址及相应内容，见下表：
在一个微指令周期中，( )。
B单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。/B
CPU执行一段程序时，Cache完成存取的次数为3800次，主存完成存取的次数为200次，已知Cache存取周期为50ns，主存为250ns，那么Cache／主存系统的效率为( )。
已知一台时钟频率为2 GHz的计算机的CPI为1．2。某程序P在该计算机上的指令条数为4×10
9
。若在该计算机上，程序P从开始启动到执行结束所经历的时间是4 s，则运行P所用CPU寸间占整个CPU时间的百分比大约是( )。
下列存储保护方案中，不是针对“地址越界”访存违例的是( )。
若定点整数64位，含1位符号位，补码表示，则所能表示的绝对值最大的负数为( )。
根据操作数所在位置，指出其寻址方式(填空)： (1)操作数在寄存器中，为( )寻址方式。 (2)操作数地址在寄存器，为( )寻址方式。 (3)操作数在指令中，为( )寻址方式。 (4)操作数地址(主存)在指令中，为( )寻址方式。 (5)操作数的地址为某一寄存器内容与位移量之和，可以是( )寻址方式。
下图为某计算机主机示意图，各部分之间的连线表示数据通路，数据传送方向如箭头所示。(1)给出图中寄存器A、B、C、D的名称。(2)简述取指令的数据通路。(3)简述取数指令LOADX的数据通路(完成功能(X)→AC，其中X为主存地址，由指令的地址码字段给出)。(4)简述存数指令STOREX的数据通路(完成功能(AC)→X，其中X为主存地址，由指令的地址码字段给出)。(5)简述加法指令ADDX的数据通路(完成功能(X)+(AC)→AC，其中X为主存地址，由指令的地址码字段给出)。
某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10 ns，主存的存取周期为50 ns。在CPU执行一段程序时，Cache完成存取的次数为4 800次，主存完成的存取次数为200次，该Cache一主存系统的效率是( )。(设Cache和主存不能同时访问。)
从一条指令的启动到下一条指令的启动的间隔时间称为( )。
数据寻址计算的是指令操作数的地址。下列寻址方式中，寻址得到的结果不是数据的是( )。
下列关于程序中断方式基本接口的说法中，不正确的是( )。
相对于硬布线控制器，微程序控制器的特点是( )。
下面关于PCI总线的叙述中，不正确的是( )。
下列关于主存一体多字和多体交叉方案的叙述中，不正确的是( )。