有一结点的关键字序列F= {129，72，180，105，147，96，45，69}，散列函数为：H (k) =k mod 11，其中k为关键字，散列地址空间为0～10。要求：
4片16KB×8位的存储芯片可以设计成( )容量的存储器。Ⅰ．64KB×8位Ⅱ．32KB×4位Ⅲ．32KB×16位Ⅳ．16KB×32位
信息在外存空间的排列也会影响存取等待时间。考虑几个逻辑记录A、B、C、…、J，它们被存放于磁盘上，每个磁道存放10个记录，安排如表4-2所示。假定要经常顺序处理这些记录，磁盘旋转速度为20ms／r，处理程序读出每个记录后花4ms进行处理。考虑对信息的分布进行优化，如表4-3所示，相比之前的信息分布，优化后的时间缩短了()。
提高单机资源利用率的关键技术是( )。
DMA方式的接口电路中有程序中断部件，其作用包括( )。 Ⅰ．实现数据传送 Ⅱ．向CPU提出总线使用权 Ⅲ．向CPU提出传输结束 Ⅳ．检查数据是否出错
B单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。/B
假设某计算机采用小端方式存储，按字节编址。一维数组a有100个元素，其类型为float，存放在地址COO0 1000H开始的连续区域中，则最后一个数组元素的最高有效位(MSB)所在的地址应为( )。
如果在TCP连接中有一方发送了F1N分组，并且收到了回复，那么它将( )。
某PC不能接入Internet，此时采用抓包工具捕获的以太网接口发出的信息如下：那么该PC不能接入Internet的原因可能是()。
若对29个记录只进行三趟多路平衡归并，则选取的归并路数至少是( )。
下图所示的CPU逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大容量为16384字(字长18位)，数据存储器DM最大容量是65536字(字长16位)。各寄存器均有“打入”(Rin)“送出”(Rout)控制命令，但图中未标出。(1)指出下列寄存器的位数：程序计数器PC，指令寄存器IR，累加器AC0，AC1，通用寄存器R0～R3，指令存储器地址寄存器IAR，指令存储器数据存储器IDR，数据存储器地址寄存器DAR，数据存储器数据寄存器DDR。(2)设机器指令格式为加法指令可写为“ADDX(Ri)”，其功能是(AC0)＋((Ri)＋X)→AC1，其中((Ri)＋X)部分通过寻址方式指向数据存储器DM。现取Ri为R1。画出ADD指令的指令周期流程图，写明“数据通路”和相应的微操作控制信号。
下列选择中，( )不是操作系统关心的主要问题。
IEEE754标准浮点数的尾数采用( )机器数形式。
对{05,46,13,55,94,17,42}进行基数排序，一趟排序的结果是( )。
下列寄存器中，汇编语言程序员可见的是_______。
下面关于设备独立性的论述中正确的是( )。
若要在O (1)的时间复杂度上实现两个循环链表头尾相接，则对应两个循环链表各设置一个指针，分别指向( )。
设n是描述问题规模的正整数，下面程序片段的时间复杂度是( )。i=2j； while(i＜n／3) i=i*3；
已知有6个顶点(项点编号为0～5)的有向带权图G，其邻接矩阵A为上三角矩阵，按行为主序(行优先)保存在如下的一维数组中。要求：
在因特网中，IP数据报的传输需要经由源主机和中途路由器到达目的主机，下面说法正确的是( )。