下列关于相联存储器的说法中，错误的是( )。
下列关于Cache写策略的论述中，错误的是( )。
下列关于DMA接口的说法中，不正确的是( )。
根据计算机指令的格式，可知指令执行过程中的操作数可能存放在( )。I．寄存器 Ⅱ．指令本身 Ⅲ．主存中 Ⅳ．控制存储器
下列指令中，对软件设计者完全透明的指令是( )。
B综合应用题41-47小题。/B
下列关于DRAM和SRAM的说法中，错误的是( )。 I．SRAM不是易失性存储器，而DRAM是易失性存储器 Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快 Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成 Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高
总线的一次信息传送过程大致分为( )阶段。 I．请求总线 Ⅱ．总线仲裁 Ⅲ．寻址(目的地址) Ⅳ．信息传送 Ⅴ．状态返回(错误报告)
B单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。/B
当微指令采用分段编码时，我们将互斥性微命令( )。
某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映像方式，则Cache地址长度为( )。
n体(模n)交叉编址存储器在( )时，其存取带宽是单体存储器的n倍。
假设CPU执行某段程序时，950次从Cache得到数据，50次从主存得到数据，已知Cache存取周期为50 ns，主存存取周期为200 ns(设每次访问时，Cache访问与主存访问并发进行，如Cache命中则中断主存的访问)。求：(1)Cache的命中率。(2)平均访问时间。(3)Cache一主存系统的效率。
设数据码字为10010011，采用汉明码进行校验，若仅考虑纠正一位错，则必须加入的(冗余)位数是( )。
计算机硬件系统直接运行的程序是( )。
已知CRC校验的一个数据字为：1001 0101 1001B,设采用的生成多项式为：G(x)=x
2
+1，则校验码为( )。
已知Cache命中率H=0．98，主存比Cache慢4倍，已知主存的存取周期为200ns，Cache／主存的效率是( )。
B综合应用题41-47小题。/B
已知某8位机的主存采用半导体存储器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问： (1)若每个模块条为32K×8位，共需几个模块条? (2)每个模块内共有多少片RAM芯片? (3)主存共需多少RAM芯片?CPU如何选择各模块条?
下列关于存储系统层次结构的说法中，不正确的是( )。