问答题一个四体并行交叉存储器，每个模块容量为64K×32位，存取周期为200ns，问：【上海大学1999年】
问答题某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示(见下页)，图中所有控制信号为1时表示有效、为O时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD(R1)，R0”的功能为(R0)+((R1))→(R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。下表给出了上述指令取指和译码阶段每个节拍(时钟周期)的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。时钟功能有效控制信号C1MAR←(PC)PCout，MARinC2MDR←M(MAR)PC←(PC)+1MemR，MDRinE PC+1C3IR←(MDR)MDRout，IRinC4指令译码无
问答题在指令执行阶段，立即寻址方式和寄存器直接寻址方式因操作数而需访问内存的次数分别是_____和_____。
问答题某机器存储字长32位，则对32位地址线而言，其按字节寻址的范围是_______，按字寻址的范围则为________。
问答题设有两个栈S1，S2都采用顺序栈方式，并且共享一个存储区[O..maxsizel]，为了尽量利用空间，减少溢出的可能，可采用栈顶相向，迎面增长的存储方式。试设计S1，S2有关入栈和出栈的操作算法。
问答题主机由______和_____组成。
问答题某多重中断按优先级处理如下图所示，系统不设中断屏蔽，请解释图中各中断源的优先级。其中，①、②、③、④分别为各中断源的序号，其在请求中断时使用。
问答题某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一个字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是( )。
问答题32位浮点数(阶码部分8位，尾数部分24位)，所能表示的最大正数为______。
问答题用浮点数计算0.5+(-0.4375)(设尾数为4位)。
问答题某计算机的数据通路结构如图5-1所示，写出实现ADDR1，(R2)的微操作序列(含取指令及确定后继指令地址)。【天津大学2001年】
问答题浮点数加减法的基本运算过程是_____、_____和_____。
问答题异步定时方式根据“请求”和“回答”信号的撤销是否互锁，有三种情况，请用图形的方式表达它们。
问答题相对于微程序控制器，硬布线控制器的特点是( )。
问答题已知：A=-1001，B=一0101，求：[A+B]
补
【上海大学2001年】
问答题比较硬布线控制和微程序控制。【中国科学院1999年】
问答题CPU的功能包括指令的序列控制_______、_______和_______。
问答题模型机数据通路结构由CPU内总线、算逻运算部件ALU、输入选择器A和B、输出移位器、通用寄存器R0～R3、暂存器C和D、地址寄存器MAR、数据缓冲寄存器MDR、指令寄存器IR、程序计数器PC、堆栈指针SP组成。 1．模型机传送指令MOV(R0)，(SP)+；其源采用自增型寄存器间址，目的采用寄存器间址。用寄存器传送语句(如PC→MAR)拟出该指令的流程。 2．转移指令JMP X(PC)；转移地址采用相对寻址，位移量存放在现行指令所在单元的下一个单元中，以位移量地址为基准进行转移。该指令的流程如下。读懂该流程，并为每个括号选择一个正确答案。 取指周期FT：M→IR IR的内容为______ PC+1→PC PC的内容为______ 执行周期ET：PC→MAR MAR的内容为______ M→MDR→C C的内容为______ PC+C→PC、MAR MAR的内容为______ ①现行指令 ②下条指令 ③源操作效 ④位移量 ⑤源地址 ⑥位移量地址 ⑦现行指令地址 ⑧转移地址
问答题CPU内部一般包含PC、AR、DR、IR等几个寄存器以及若干个通用寄存器。下图是指令LADR0，(X)的指令流程图，其功能是将主存X号单元的数据取到．R0寄存器中，图中的M表示主存。(1)请结合CPU的组成与微程序控制器的相关知识完成该指令流程图中未完成的部分。(2)重新画出当源操作数为间接寻址时的指令流程图。
问答题一个128×128结构的动态RAM芯片，每隔2ms要刷新一次，且刷新是按顺序对所有128行的存储元进行内部读操作和写操作实现的。设存取周期为0．5μs，求刷新开销。