问答题简述DMA与中断的区别。
问答题CPU的地址总线为16根(A15～A0，A0是低位)，双向数据总线为16根(D15～DO)，控制总线中与主存有关的信号有MREQ(允许访存，低电平有效)、R／W(高电平为读命令，低电平为写命令)。主存地址空间分配如下：0～8191为系统程序区，由EPROM芯片组成，从8192起一共32K地址空间为用户程序区，最后(最大地址)4K地址空间为系统程序工作区。上述地址为十进制，按字编址。现有如下芯片：EPROM：8K×16位(控制端仅有CS)，16K×8位；SRAM：16K×1位，2K×8位，4K×16位，8K×16位。请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻辑框图，注意画选片逻辑(可选用门电路及74138译码器，译码器可省略除A、B、C以外的输入端)。【北京邮电大学2003年】
问答题某机字长为16位，数据总线也为16位，内存容量64KB，包含8个16位通用寄存器R0～R7。指令系统基本要求是： ◇128条双操作指令，且其中必有一操作数是寄存器直接寻址。 ◇另一操作数的寻址方式有4种：立即寻址，寄存器直接寻址，寄存器间接寻址，变址寻址。立即数和变址寻址时的位移量为16位。 ◇指令长度应满足16的倍数，且要求尽量短。 (1)列出通常在指令系统格式设计过程中应该考虑的主要因素。 (2)给出该机指令系统的设计方案(提示：画出指令格式图，说明指令各字段的位数和含义)。
问答题某计算机系统的CPU有20条地址线(A19～A0)，8条数据线(D7～DO)和一条控制线，主存按字节编址，由16KB的ROM和64KB的RAM组成。拟采用8K×4的ROM芯片2片(编号①、②)，8K×8的ROM芯片1片(编号③号)，32K×2的RAM芯片4片(编号④～⑦号)，32K×8的RAM芯片1片(编号⑧号)。要求：①、②号芯片的地址范围为：18000H～19FFFH③号芯片的地址范围为：F8000H～F9FFFH④～⑦号芯片的地址范围为：98000H～9FFFFH⑧号芯片的地址范围为：B8000H～BFFFFH给出芯片/芯片组的片选逻辑，并画出cPu与各存储芯片的连接图。
问答题(大连理工大学)流水线流出任务的顺序可以与流入的顺序不同的流水线称为______流水线。
问答题I／O编址的方法有哪几种?各有什么优缺点?【南京航空航天大学2002年】
问答题计算机总线按传输信息的分类由哪3个部分组成?各部分对计算机系统性能有什么影响?
问答题计算机系统的层次结构
问答题响应中断必须具备下列几个条件，它们分别是中断源有中断请求、允许接受中断请求和______。
问答题超标量处理机在一个时钟周期能够_______发射多条指令，超流水处理机在一个时钟周期能够________发射多条指令。
问答题设某CPU有A0～A15共16根地址线，DO～D7共8根数据线，并用MREO(低电平有效)作访存控制信号，WR作读(高电平有效)／写(低电平有效)内存控制线。请利用给出的RAM芯片，设计一个容量为32KB，地址从0000H～7FFFH，且采用低位交叉编址的多体并行存储器。要求：【哈尔滨工业大学2002年】
问答题设某SRAM芯片存储容量为16K×8位，问：
问答题由M
1
、M
2
构成的两级存储体系，其容量分别为S
1
、S
2
，它们的位价格分别为C
1
、C
2
，读取时间分别为T
A1
、T
A2
，在访问存储器中一次访问到的信息量分别为N
1
、N
2
。试计算平均存取时间T和平均位价格C，若S
2
>>S
1
，则平均价格将接近于M
1
还是M
2
的单位价格?【上海大学2000年】
问答题假定硬盘传输数据以32位的字为单位，传输速率为1MB／s。CPU的时钟频率为50MHz。
问答题中断屏蔽和禁止中断有什么不同?【天津大学2003年】
问答题画出串行链式查询方式结构图，简述BG、BR和BS线的作用，并指出该方式的优缺点。
问答题请比较集中仲裁方式中串行链式查询、计数器查询和独立请求3种方式的优缺点。
问答题CPU在执行一段程序时，在Cache中完成的存取次数是950次，在主存中完成的存取次数是50次，已知Cache的存取周期是40us，主存的存取周期是200us，求Cache/主存系统的效率和平均访问时间。
问答题假设CPU执行某段程序时，950次从Cache得到数据，50次从主存得到数据，已知Cache存取周期为50ns，主存存取周期为200ns(设每次访问时，Cache访问与主存访问并发进行，如Cache命中则中断主存的访问)。求：
问答题简述中断隐指令及其操作。