问答题某台计算机只有Load／Store指令能对存储器进行读／写操作，其他指令只对寄存器进行操作。根据程序跟踪试验结果，已知每条指令所占的比例及CPI数，见表1-1。求上述情况的平均CPI。假设程序由M条指令组成。算逻运算中25％的指令的两表1—1每条指令所占的比例及CPI数个操作数中的一个已在寄存器中，另一个必须在算逻指令执行前用Load指令从存储器中取到寄存器中。因此有人建议增加另一种算逻指令，其特点是一个操作数取白寄存器，另一个操作数取自存储器，即寄存器一存储器类型，假设这种指令的CPI等于2。同时，转移指令的CPI变为3。求新指令系统的平均CPI。【清华大学1999年】
问答题(大连理工大学)异步流水线会出现顺序流水线不可能发生的______相关和写一写相关。
问答题用32位二二进制补码表示整数，可以表示最大正数是2
31
-1，绝对值最大的负数是-2
31
。为什么正、负数范围不对称(即为什么负整数比正整数多一个)?写出这两个数的二进制代码(用十六进制表示)。
问答题在程序查询、程序中断、DMA三种常见的I／O控制方式中，_____方式要求主存与I／O之间有直接数据通路；_____方式使cPU和I／()设备处于串行工作状态。
问答题试比较SRAM、DRAM、FlashMemory的性能特点。若某应用设计需要一种既可高速改写，又能在掉电时保存数据的存储器，可采用哪类芯片或哪种技术?【华中师范大学2000年】
问答题微程序
问答题简述计算机控制器的功能和执行一条指令所需的步骤。
问答题设某硬盘有4个磁头，10240个柱面，每磁道92个扇区，每扇区可记录512B，试计算该硬盘的容量。
问答题某机字长为16位，采用定长指令格式，指令长度为16位，包含32条双地址指令、64条单地址指令和4条无噪作数指令；每个地址字段占5位，请给出该机指令系统的操作码设计方案。
问答题设浮点数格式为：阶码5位(含1位阶符)，尾数11位(含1位数符)。
分别写出51/128、-27/1024、7.375、-86.5所对应的不同要求的机器数。要求如下：
1)阶码和尾数均为原码。
2)阶码和尾数均为补码。
3)阶码为移码，尾数为补码。
(注：题意中应补充规格化数的要求。)
问答题有一个16K×16位的存储器，由1K×4位的DRAM芯片构成(芯片是64×64结构)。问：共需要多少RAM芯片?
问答题简述通道工作流程的3个阶段。
问答题设磁盘存储器的平均寻道时间为10.5ms，磁盘的转速为3000r/min，每个扇区的容量为512B，每条磁道的容量为3072B，请计算磁盘存储器读/写一个扇区的平均访问时间。
问答题什么是总线标准?为什么要制定总线标准?
问答题CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache存取周期T
c
为40ns，主存存取周期T
m
为160ns。分别求(当Cache不命中时才启动主存)：
问答题一个两级存储器系统有8个磁盘上的虚拟页面需要映像到主存中的4个页中。某程序生成以下访存贞面序列：1，0，2，2，1，7，6，7，0，1，2，0，3，0，4，5，1，5，2，4，5，6，7，6，7，2，4，2，7，3。【华中师范大学2001年】采用LRU替换策略，设初始时主存为空。
问答题条件转移指令所依据的条件来自_____寄存器。
问答题某机中断分为8级(从0到7)，0级优先级最高，7级优先级最低，顺序排列。当某一用户程序运行时，依次发生了3级、2级和1级中断请求，程序运行的轨迹如下图所示。如果用户程序在此3个中断请求产生前，用改变屏蔽字的方式将优先级改为0，5，3，4，1，2，6，7(从高到低)，在上述中断请求情况下(中断请求产生时间严格按照上述顺序改变)，请画出程序运行轨迹。没设屏蔽字的程序运行的轨迹
问答题一个由高速缓冲存储器与主存储器组成的二级存储系统，已知主存容量为1MB，缓存容量为32KB，采用组相联方式进行地址映射与变换，主存与缓存每一块为64B，缓存共分为8组。 (1)写出主存与缓存的地址格式(地址码长度及各字段名称与位数)。 (2)假定Cache的存取周期为20ns，命中率为0.95，希望采用Cache后的加速比大于10，那么要求主存储器的存取周期速度应大于多少?
问答题某计算机指令字长为16位，具有二地址、一地址和零地址三种指令格式，规定每个操作数的地址码为5位，采用操作码扩展技术，每种指令最多可安排几条?写出它们的格式。【北京邮电大学2000年】