期刊文献+

适用于智能功率IC的700v Double-Resurf Ldmos研究 被引量:5

The design of 700v Double- Resurf Ldmos for SPIC
下载PDF
导出
摘要 本文用Synopsys公司的TCAD工具-TWB(TAURUS WORK-BENCH)虚拟FAB进行研究设计了适用于智能功率集成电路的700v单晶扩散型Double-Resurf Ldmos。该高压管的生产工艺和标准的CMOS工艺完全兼容,只需要增加3张掩模板。通过优化工艺参数,用Medici仿真的最高耐压可以达到800v,导通电阻为16Ω,可以广泛应用于各种功率控制电路。 The paper uses TCAD tools of Synopsys- TWB,virtual FAB, to design a 700v Double- Resurf Ldmos for SPIC(Smart Power IC). The HV- Ldmos’process is completely compatible with standard CMOS process ,only needs three additional masks. By optimizing the process parameters, the break voltage of the Ldmos can reach 800v, While the on- resistance is 16Ω. So it can be used in vari- ous SPIC.
出处 《微计算机信息》 北大核心 2007年第23期270-271,283,共3页 Control & Automation
基金 上海科委国际合作基金资助(055207041)
  • 相关文献

参考文献4

  • 1郭家荣,孟祥瑞,周耀.DC-DC开关电源管理芯片的设计[J].微计算机信息,2005,21(1):152-153. 被引量:30
  • 2[3]Synopsys,Taurus-Workbench User Guide,pp.1,1-4,Sep 2003.
  • 3[4]Mohamed Imam,Zia Hossain,Mohamed Quddus.Design and Optimization of Double-RESURF High-Voltage Lateral Devices for Manufacturable Process[J].IEEE Transactions on Electron Devices.Vol.50,Num.7,July2003.
  • 4[5]Zia Hossain,Mohamed Imam,Joe Fulton,Masami Tanaka Double-Resurf 700v N-channel Ldmos with Best-in--class On-resistance.0-7803-73l &9/02/($)17.00@2002 IEEE:137-140.

二级参考文献3

  • 1R.JocobBaker HarryW.li DavidE.Boyce.CMOS Circuit Design,Layout,nd Simulation[M].北京机械工业出版社,2003..
  • 2Ridley, R. B., A New Continuous-Time Model for Current-Mode Control,IEEE Transactions on Power Electronics,April,1991
  • 3Phillip E.Allen, Douglas R.Holberg. CMOS Analog Circuit Design(Second Edition) BEIJING Publishing House of Electronics Industry 2003

共引文献29

同被引文献19

  • 1唐晨,孙伟锋,陆生礼.CMOS电路中抗Latch-up的保护环结构研究[J].现代电子技术,2006,29(4):109-111. 被引量:7
  • 2徐亮,刘先锋,郑国祥.LDMOS漂移区结构优化的模拟[J].固体电子学研究与进展,2006,26(1):6-10. 被引量:1
  • 3杨银堂,朱海刚.BCD集成电路技术的研究与进展[J].微电子学,2006,36(3):315-319. 被引量:14
  • 4牛征.CMOS电路中的闩锁效应研究[J].电子与封装,2007,7(3):24-27. 被引量:11
  • 5Jacob B R.CMOS电路设计、布局与仿真[M].刘艳艳,译.北京:人民邮电出版社,2008:340-358.
  • 6ANNGHEL C, HEFYENE N, IONESCU A M, et al. Physical modeling strategy for(quasi-) saturation effects in lateral DMOS transistor based on the concept of intrinsic drain voltage [ C]// Proc of USA international Semiconductor Conference CAS. USA, 2001,2:417-420.
  • 7刘恩科,张华曹,柴常春.半导体器件物理[M].北京:电子工业出版社,2006.248-250.
  • 8UTMOST III Extraction Manual. Volume 1 MOSEFT and TFT Modeling Routines [ K ]. California, USA: Simucad Design Automation, 2006: 533 - 546.
  • 9CHAN W W T,SIN KO,MOK P K T,et al..A power IC technology with excejlent cross-talk isolation[J].IEEE EDL,1996,17(10).467-469.
  • 10TROUTMAN R R.CMOS技术中的闩锁效应-问题及其解决方法[M].嵇光大,等译.北京.科学出版社,1996.148-155.

引证文献5

二级引证文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部