期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种更可靠的资源网络接口结构

A More Reliable Structure of Resource Network Interface
下载PDF
导出
摘要 提出一种可以处理软错误的资源网络接口结构.在资源网接口中增加编码电路以产生校验位和解码电路以纠正一位软错误.与其他NoC的资源网络接口设计相比,具有可靠性高、硬件开销低等特点.实验结果显示,设计通过了功能仿真,具有较小的硬件开销. 提出一种可以处理软错误的资源网络接口结构.在资源网接口中增加编码电路以产生校验位和解码电路以纠正一位软错误.与其他NoC的资源网络接口设计相比,具有可靠性高、硬件开销低等特点.实验结果显示,设计通过了功能仿真,具有较小的硬件开销.
作者 欧阳一鸣 倪晋照 刘炎炎
机构地区 合肥工业大学计算机与信息学院
出处 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期113-117,共5页 Journal of Computer Research and Development
基金 国家自然科学基金项目(60876028) 国家自然科学基金重点项目(60633060) 安徽省自然科学基金项目(090412034) 安徽高校省级自然科学研究重点项目(KJ2010A269)
关键词 片上网络 资源网络接口 软错误 network on chip resource network interface soft error
分类号 TP3 [自动化与计算机技术—计算机科学与技术]
  • 相关文献

参考文献4

  • 1杨盛光,李丽,张宇昂,王佳文,董岚,高明伦.多处理器NoC仿真平台[J].系统仿真学报,2009,21(19):6043-6047. 被引量：4
  • 2黄正峰,梁华国,陈田,詹文法,孙科.一种容软错误的BIST结构[J].计算机辅助设计与图形学学报,2009,21(1):33-36. 被引量：9
  • 3FRANTZ A P,CASSEL M,KASTENSMIDT F L,COTA E,CARRO L.Crosstalk-and SEU-aware networks on chips[].IEEE Design and Test of Computers.2007
  • 4R.Baumann."Soft errors in advanced computer systems"[].IEEE TransOn Device and Materials Reliability.2005

二级参考文献23

  • 1Baumann R. Soft errors in advanced computer systems [J]. IEEE Transactions on Design & Test of Computers, 2005, 22(3) : 258-266
  • 2Karnik T, Hazucha P, Patel J. Characterization of soft errors caused by single event upsets in CMOS processes [J]. IEEE Transactions on Dependable and Secure Computing, 2004, 1(2): 128-143
  • 3Shivakumar P, Kistler M, Keckler S W, etal. Modeling the effect of technology trends on the soft error rate of combinational logic [C] //Proceedings of IEEE International Conference on Dependable Systems and Networks, Washington D C, 2002:389-398
  • 4Saggese G P, Wang N J, Kalbarczyk Z T, et al. An experimental study of soft errors in microprocessors [J]. IEEE Transactions on Micro, 2005, 25(6): 30-39
  • 5Mavis D G, Eaton P H. Soft error rate mitigation techniques for modern microcircuits [C] //Proceedings of IEEE International Reliability Physics Symposium, Dallas, 2002: 216-225
  • 6Mitra S, Seifert N, Zhang M, et al. Robust system design with built in soft error resilience[J]. IEEE Transactions on Computer, 2005, 38(2): 43-52
  • 7Huang Z F, Latch for Proceedings Symposium, Liang H G. A new radiation hardened by design ultra-deep-sub micron technologies [C] // of IEEE International On Line Testing Rhodes, 2008:175-176
  • 8Wang L T, Wu C W, Wen X Q. VLSI test principles and architectures: design for testability [M]. Boston: Elsevier Morgan Kaufmann Publishers, 2006:300-302
  • 9Nicolaidis M. Time redundancy based soft-error tolerance to rescue nanometer technologies [C]//Proceedings of IEEE VLSI Test Symposium, Dana Point, 1999:86-94
  • 10Fazeli M, Patooghy A, Miremadi S G, et al. Feedback redundancy: a power efficient SEU-tolerant latch design for deep sub-micron technologies [C] //Proceedings of the 37th Annual IEEE/IFIP International Conference on Dependable Systems and Networks, Edinburgh, 2007:276-285

共引文献10

计算机研究与发展
2010年 第S1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部