摘要
介绍了利用现场可编程门阵列 (FPGA)实现同步动态随机存储器 (SDRAM)控制器的方法 ,着重于FPGA具体实现过程中的一些常见问题。分析了设计中所用的SDRAM性能、特点 ,给出了其读写时序状态图 ,给出SDRAM初始化方式及其相应的模式设置值 ,并根据本设计的实际情况对SDRAM状态机进行了简化 ,给出了一种相对容易实现的SDRAM状态机。本设计采用甚高速集成电路硬件描述语言 (VHDL)编程 ,直观而且占用资源较少 ,其基本设计原理对其他同类SDRAM也适用 ,对需要大容量存储器的应用是较经济的设计。
This paper presents a scheme to implement the SDRAM controller by means of FPGA. It analyses some problems of the design and gives the corresponding solutions. The characteristics、the initial mode and the state machine of the SDRAM controller are described. The scheme can extend the FPGA's memory capacity and is more economical. It is programmed by VHDL and the basic theory is applicable to other SDRAMs.
出处
《电子工程师》
2004年第10期29-32,共4页
Electronic Engineer
