期刊文献+

大整数乘法器设计 被引量:4

下载PDF
导出
摘要 本文提出了一种有符号大整数乘法的实现算法,该算法避免了部分积的符号扩展,使部分积之间的累加比较规则,易于VLSI实现。并且文中给出了该算法的一种逻辑实现结构,这种结构减少了乘法计算过程中进位传递加法的次数,加快了乘法计算的速度。
出处 《微电子学与计算机》 CSCD 北大核心 2003年第B12期1-3,7,共4页 Microelectronics & Computer
  • 相关文献

参考文献6

  • 1Alexandre Ferreira Tenca. Variable Long-Precision Arithmetic(VLPA) for Reconfigurable Coprocessor Architectures.Ph.D thesis,University of California, Los Angeles, 1998.
  • 2M.Shand, P. Bertin, J.Vuillemin. Hardware Speedups in Long Integer Multiplication. 2nd Annual ACM Symposium on Parallel Algorithms and Architectures, 138-145, 1990.
  • 3Henry Lau and Bo-Kyung Choi. Long multiplication Using Short Word Multipliers. http:∥www.cs.ucla.edu/~milos/PROJ02/longmult. pdf, CS252A Project, 2002.
  • 4C.Y.Hsu. Variable Precision Arithmetic Processor in FPGAs.Master's thesis, University of Toronto, 1996.
  • 5Gary W.Bewick. Fast Multiplication: Algorithms and Implementation. Ph.D thesis, Stanford University, February 1994.
  • 6Ranjani Parthasarathi, Easwaran Raman, Karthik Sankaranarayanan, Lakshmi N Chakrapani. A Reconfigurable CoProcessor for Variable Long Precision Arithmetic Using Indian Algorithms. http:∥www.cc.gatech.edu/~nsimhan/pubs/vlpa.pdf.

同被引文献45

引证文献4

二级引证文献8

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部