RTL工具提升FPGA性能

下载PDF

导出

摘要 Mentor Graphics Precision RTL综合工具通过配置特定的结构算法，增强精确的时序驱动综合技术和采用多种优化技术，使ProASIC Plus系列FPGA的时钟频率平均提升了18％。Precision RTL综合工具完全集成在Actel的Libero6．0IDE中，让设计人员可设定更高的频率，在现有的设计流程中实现更高性能提升。

出处《今日电子》 2004年第11期113-113,共1页 Electronic Products

关键词 FPGA RTL综合 ASIC S系列设计流程时序驱动 IDE 时钟频率工具

分类号 TN492 [电子电信—微电子学与固体电子学] TN402 [电子电信—微电子学与固体电子学]

引文网络
相关文献

1于敦山,沈绪榜,方晨.高性能FPGA设计[J].微电子学与计算机,1997,14(6):5-8.
2山霞,田媛.怎样能更好地应用工具进行RTL综合研究[J].信息化纵横,2009(13):76-78.
3本刊通讯员.Design Compiler 2010将综合和布局布线的生产效率提高两倍[J].电子与封装,2010,10(5):46-46.
4新思科技将综合和布局／布线的生产效率提高2倍[J].中国集成电路,2010,19(5):3-4.
5用于ProASICPlus FPGA的低成本评估平台[J].国外电子元器件,2003(1):78-78.
6ProASIC Plus产品集[J].世界产品与技术,2002(12):67-67.
7设计工具与服务[J].电子设计技术 EDN CHINA,2004,11(12):135-135.
8王伟.Design Compiler 2010:20年生产效率提升之见证[J].电子技术应用,2010,36(5):7-7.
9魏本杰,刘明业,张晓昆,金泰松.三维多分等级树算法的VLSI设计与仿真[J].计算机辅助设计与图形学学报,2006,18(12):1867-1871.
10刘洋.物理层指引大幅提高综合和布局及布线效率[J].电子设计技术 EDN CHINA,2010(6):14-14.

今日电子

2004年第11期

浏览历史

内容加载中请稍等...

RTL工具提升FPGA性能

相关作者

相关机构

相关主题

浏览历史