期刊文献+

基于FPGA的规则(3,6)LDPC码译码器 被引量:3

下载PDF
导出
摘要 基于软判决译码规则,采用完全并行的解码结构,使用Verilog硬件描述语言,在Xilinx公司的FPGA(Virtex-2 xcv 1000)上实现了码率为1/2、帧长为20bit的规则(3,)LDPC码的译码器,最大传输速率可达20Mbps。对LDPC码的实际应用具有重要的推动作用。
出处 《电子技术应用》 北大核心 2004年第12期54-57,共4页 Application of Electronic Technique
  • 相关文献

同被引文献16

引证文献3

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部