摘要
锁相环(PLL)是一个闭环相位自动控制系统,能够利用一个精确且稳定的频率产生一系列频率准确的信号,为系统内部的其它模块提供稳定的高频时钟.鉴相器是锁相环路中不可缺少的重要组成部分.为了改善传统鉴相器捕获范围小、捕获时间长的问题,本文介绍一种增加频率检测的鉴相器及电荷泵的设计方法.
PLL(phase lock loop) with PFD(phase-frequency detector)have been widely used in recent years. Reason for their popularity include extended tracking range, lower tracking time and low cost. A CP(charge pump) usually accompanies the PFD. The purpose of CP is to convert the logic states of the PFD into analog signal suitable for controlling the follow circuit.$$$$
出处
《南开大学学报（自然科学版）》
CAS
CSCD
北大核心
2004年第4期118-122,共5页
Acta Scientiarum Naturalium Universitatis Nankaiensis
基金
天津科技发展计划科技攻关SOC用锁相环IP的开发资助项目(043182111)
