基于Verilog HDL的全功能UART IP核的设计与实现被引量：2

下载PDF

导出

摘要随着IC设计技术的发展,IP已经成为SOC设计的关键技术,利用已有IP可大大提高SOC设计的效率和能力。本文通过使用VerilogHDL设计UART(通用异步收发报机)的IP核,说明了IP设计的大体流程以及IP在日后IC设计中的重要作用。

作者范健民郑学仁陈玲晶邓婉玲陈国辉

机构地区华南理工大学应用物理系

出处《中国集成电路》 2005年第1期50-53,共4页 China lntegrated Circuit

关键词 IP核 UART SOC设计 IC设计 HDL 异步功能收发通用关键技术

参考文献1

1李安平.一个认证中心的设计与实现[J].计算机安全,2007(8):15-16.
2黄海滨.超低功耗13bit CMOS△∑ A／D模拟前端的设计与实习[J].中国集成电路,2004(4):42-46.
3俞绍安.一种数控DC电流源的设计与实现[J].今日电子,2010(12):57-59.
4郭艺辉.Linux内核中IPSec网关的设计与实习[J].科技资讯,2006,4(18):122-123.
5徐鑫龙.抗辐射SRAM测试系统的设计与实现[J].中国集成电路,2016,0(3):52-55. 被引量：3
6余翔.一种嵌入式Web服务器的设计与实现[J].世界电子元器件,2007(9):113-115. 被引量：1
7Justin Delva,Ben Chan,Shay Seng Lundgren.HDL设计和验证与System Generator相结合[J].中国电子商情,2008(8):65-66.
8董思博,周园园,王禄禄.基于android平台的通信系统设计与实现[J].科技传播,2011,3(7):226-226. 被引量：7
9胡永华,王锐.具有三级缓存的PCI Master总线接口的VLSI设计[J].微电子学与计算机,1999,16(B11):69-77. 被引量：2
10孙朝霞.基于Verilog HDL设计的PWM输出控制[J].井冈山大学学报（自然科学版）,2007,28(6):30-32.

中国集成电路

2005年第1期

内容加载中请稍等...