期刊文献+

L波段小步进频率合成器的设计 被引量:2

The Design of a L-band Frequency Synthesizer with Fine Resolutions
下载PDF
导出
摘要 采用了锁相环(PLL)结合直接数字频率合成(DDS)的方法实现L波段小步进频率合成器,分析了此种频率合成器的相位噪声和杂散指标。介绍了具体的电路设计过程。实验测试表明,实现的L波段频率合成器结合了锁相环式和直接数字式频率合成的优点,步进间隔1 kHz,相位噪声在10 kHz处可达-98 dBc/Hz,杂散抑制-70 dBc,具有相噪低、杂散抑制好、步进小等特点。
出处 《无线电工程》 2005年第8期14-16,共3页 Radio Engineering
  • 相关文献

参考文献4

  • 1张玉兴,彭清泉.DDS的背景杂散信号分析[J].电子科技大学学报,1997,26(4):362-365. 被引量:32
  • 2王庆生 王宇光.快速、低相噪、低杂散的频率合成器研究[C]..浙江:中国电子学会电子对抗分会第十一届学术年会论文集[C].,2002..
  • 3AD9854 DDS Technical Data Sheet. Analog Devices, 2002.
  • 4SP8855E 2.8GHz Parallel Load Professional Synthesizer.MITEL Semiconductor, 1996.

二级参考文献1

共引文献31

同被引文献5

  • 1EGAN W F.锁相频率合成[M].张其善,柳重堪,梁钊译.北京:人民邮电出版社,1984.
  • 2ROHDE U L,NEWKIRK D P.无线应用射频微波电路设计[M].北京:电子工业出版社,2004.
  • 3孙占学.跳频电台频率合成器的设计与分析[D].天津:天津大学出版社,2004.
  • 4Zanchi C,Samori S L,Lacaita A L. A 2-V 2.5-GHz- 104-dBc/Hz at 100 kHz Fully Integrated VCO with Wide-band Low Noise Automatic Amplitude Control Loop[J]. IEEE J. Solid-State Circuits, 2001,36(3):611-619.
  • 5Young I',Mar M,Bhushan B. A 0.35 m CMOS 3- 880 MHz PLL N/2 Clock Multiplier and Distribution Network with Low Jitter for Microprocessors[J]. in ISSCC Dig. Tech, 1997,30(4):330-331.

引证文献2

二级引证文献8

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部