期刊文献+

一种改进的一阶数字锁相环

下载PDF
导出
摘要 锁相环(PLL)在电子通信中得到了广泛的应用,并已成为频率合成、调制解调等领域的关键技术.随着近年来数字通信的兴起和集成电路的发展,数字锁相环(DPLL)正以其数字化、集成化和高频率的优势得到越来越广泛的应用.本文在对传统的一阶数字锁相环分析的基础上,提出了一种更为灵活的一阶数字锁相环的实现方法,并提高了性能,且易于用FPGA实现.最后,本文列举了该数字锁相环在上海市科委重点项目“微机电系统一微带天线与中继系统”中的应用,并收到了理想的效果.
出处 《华东师范大学学报(自然科学版)》 CAS CSCD 北大核心 2006年第1期132-135,共4页 Journal of East China Normal University(Natural Science)
基金 上海市科委重点项目(02dz11035)
  • 相关文献

参考文献6

  • 1谢程宏.全数字锁相环的设计[J].电子设计应用,2003(4):12-15. 被引量:11
  • 2Roland E, Best Phase-Locked Loops Design, Simulation, And Application[M]. New Youk: McGraw-Hill Companies Inc, 2003.7-109.
  • 3沈振元 聂志泉 赵雪荷.通信系统原理[M].西安:西安电子科技大学出版社,1999.51-73.
  • 4王琐萍.电子设计自动化(EDA)教程[M].成都:电子科技大学出版社,2000.49-105.
  • 5李冬梅.PLD器件与EDA技术[M].北京:北京广播学院出版社,2000..
  • 6James R, Armstrong F. Gail Gray VHDL Design Representation and Synthesis,Second Edition[M]. US: Pearson Hall PTR Inc,2003. 439-505.

共引文献27

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部