期刊文献+

PLANAHEAD工具提高设计效率

PlanAhead Tool Improve Design Efficency
下载PDF
导出
摘要 设计问题尤其涉及到那些大型高性能计划,最有效的解决方法就是首先对问题详尽分析,然后将大问题分解成易于管理的小问题。观察近年来可编程器件的发展过程,FPGA在尺寸和复杂性方面有巨大的提高,但PLD EDA工具却相对没有多少变化。在传统的扁平设计流程中,每个设计更改都意味着要对整个设计重新综合、重新实现。对于要在几百万门的器件上实现的复杂设计来说,即使是一个微小的更改也会导致长时间的令人无法接受的布局布线(PAR),更不要说典型设计中从PTL到PAR的反复操作所导致的时间耗费。
作者 MARK GOOSMAN
机构地区 赛灵思公司
出处 《世界电子元器件》 2006年第3期67-70,共4页 Global Electronics China
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部