基于Astro工具的ASIC时序分析被引量：1

下载PDF

导出

摘要在目前的ASIC设计中,时钟信号的质量对同步数字电路的影响越来越大。如何避免时序问题给电路造成的不利影响成为设计中的重要挑战。本文主要介绍了逻辑设计中值得注意的重要时序问题,以及如何克服这些问题。最后介绍了利用Astro工具进行时序分析的方法。

作者黄荣志陈晓冬龙灿

机构地区重庆邮电大学

出处《电子设计应用》 2006年第8期117-119,共3页 Electronic Design & Application World

关键词 ASIC 同步数字电路时序 Astro

参考文献3

1Synopsys.Synopsys　Astro user　guide,　Clock　Tree　Synthesis and　Clock　Tree　Optimizations,　V-2004[]..
2D.　Harris,M.　Horowitz,D.　Liu."Timing　analysis including　clock　skew,"[].IEEE Trans　Comput-Aided　Design.1999
3E.　G.　Friedman.Clock Distribution　Networks　in　VLSI Circuits　and　Systems[]..1995

1蓝天,张金林.直接数字频率合成器DDS的优化设计[J].电子技术应用,2007,33(5):42-44. 被引量：24
2Song Hu. A Low - power Quadrature Digital Modulator in 0.18 μm CMOS[D]. Canada: University of Saskat - chewan, 2007.
3Himanshu Bhatnagar. Advanced ASIC Chip Synthesis[M]. New York: Kluwer Academic Publishers, 2002.
4KeshabKParhi 陈弘毅白国强吴行军.VLSI数字信号处理系统设计与实现[M].北京:机械工业出版社,2004.18-20.
5陈亮,张涛.基于ASIC的直接数字频率合成器前端设计与实现[J].微电子学,2009,39(1):11-15. 被引量：4

1郑喜珍,史书军.基于FPGA的鸡舍温、湿度监控系统设计与研究[J].饲料工业,2011,32(10):62-64. 被引量：1
2刘马良,朱樟明,郭旭龙,杨银堂.一种4路内插CORDIC的14位吉赫兹DDS IP核[J].西安电子科技大学学报,2013,40(6):62-66. 被引量：8

电子设计应用

2006年第8期

内容加载中请稍等...