期刊文献+

IPSEC模块中输入/输出控制单元FPGA实现

The Realization of Input and Output Control Unit with FPGA in IPSEC
下载PDF
导出
摘要 本文提出了一种由FPGA实现IPSec协议数据的输入、输出控制单元的方案。文中介绍了该输入、输出控制单元的总体结构设计,详细阐述了该系统中主要子模块的的实现方法。尤其是对输入、输出控制单元中的关键部分——加密解密模块的实现方案,文中给出了具体设计细节。 This paper proposed one kind of ways to realize IPSee protocol data input/output control unit with FPGA. The input/output control unit overall structural design had been introduced in this paper, besides that had elaborated the main module realization method in this system in details, especial to the encryption and decipher module, as the critical part in the input/out control unit. has been given the concrete design detail.
出处 《微计算机信息》 北大核心 2006年第08Z期194-196,共3页 Control & Automation
基金 河南省教育厅基金资助2004-JKGHA-213
关键词 FPGA IPSEC 输入/输出模块 加密 解密 FPGA,IPSEC,input/output
  • 相关文献

参考文献4

  • 1Douglas E.Comer.Internetworking With TCP/IP VolI: Principles,Protocols,and Architectures(Fourth Edition). 北京:电子工业出版社,2001.12.
  • 2CarltonR.Davis.IPSec:VPN的安全实施[M].清华大学出版社,2002..
  • 3潘松 黄继业.EDA技术实用教程[M].北京:科学出版社,2003..
  • 4吴健军,初建朋,赖宗声.基于FPGA的DDR SDRAM控制器的实现[J].微计算机信息,2006(01Z):156-157. 被引量:19

二级参考文献4

  • 1严来金,李明,王梦.RS(255,223)译码器的设计与FPGA实现[J].微计算机信息,2005,21(1):148-149. 被引量:12
  • 2Jan M..and Anantha Chandrakasan "Digital Integrated Circuits"
  • 3B.S.Amrutur,M.A.Horowitz,"Fast Low-Power Decoders for RAMs," IEEE Journal of Solid-State Circuits,vol.36,no.10,pp.1506-1515,October 2001
  • 4H.Hidaka et al.,"A 34-ns 16-Mb DRAM with Controllaber VoltageDown Converter," IEEE Journal of Solid-State Circuits,vol.27,no.7,pp.1020-1027,July 1992

共引文献34

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部