期刊文献+

基于边界扫描技术的数字系统测试研究 被引量:4

下载PDF
导出
摘要 介绍了支持JTAG标准的IC芯片结构、边界扫描测试原理以及利用边界扫描技术控制IC芯片处于特定功能模式的方法。针对IC芯片某种特定的功能模式给出了设计思路和方法,并用两块xc9572pc84芯片互连的PCB板为例进行设计分析和实验实现。通过实验实现,体现了边界扫描技术易于电路系统调试和方便系统设计的特点,且设计的系统控制逻辑简单方便,易于实现。
作者 倪军 杨建宁
出处 《电子技术应用》 北大核心 2006年第9期107-110,共4页 Application of Electronic Technique
  • 相关文献

参考文献6

  • 1IEEE std 1149. 1-2001 : IEEE Standard Test Access Port and Boundary Scan Architecture[S]. New York, USA, 2001
  • 2Lee Nayes, Larry Lauenger. Addin Boundary Scan Test Cability to an Existing Multi- strategy Tester[J]. Autotestcon, 1993
  • 3陈光禹 潘中良.可测试性设计技术[M].北京:电子工业出版社,1997..
  • 4杨廷善.边界扫描技术及其应用[J].测控技术,2000,19(9):5-8. 被引量:7
  • 5专用集成电路和集成系统自动化设计方法[M].北京:国防工业出版社,1997
  • 6高平,成立,王振宇,祝俊,史宜巧.数字VLSI电路测试技术-BIST方案[J].半导体技术,2003,28(9):29-32. 被引量:15

二级参考文献11

  • 1吴德馨 钱鹤 叶甜春 等.现代徽电子技术[M].北京:化学工业出版社,2002..
  • 21.Pat McHugh.IEEE P1149.5 Standard Module Test and Maintenance Bus.Autotestcon'93
  • 32.Lee Nayes,Larry Lauenger.Adding Boundary Scan Test Cability to an Existing Multi-Strategy Tester,Autotestcon'93
  • 43.Jayal Lakhani.Design of Hierarchical Testable Digital Architecture,Autotestcon'93
  • 54.Ungar L Y.Built-in Test IC Provides Automatic Test Equipment Capabilities,Autotestcon'91
  • 65.Milgram J D.Automated Boundary-Scan Diagnostics:Adding Value to Interconnect Testing,Autotestcon'92
  • 7LIN C J, ZORIAN Y,BHAWMIK S. PSBIST: A partial-scan based builtin self-test scheme[A]. Proc IEEE Int.l Test Conference[C], Oct. 1993.507-516.
  • 8ZORIAN Y.A Structured approach to macrocell testing using built-in self-test scheme[A]. Proc IEEE Custom Integrated Circuits Conference[C], Boston, 1990.28.3.1-28.3.4.
  • 9YERVANT Z, HAKIM B. An effective multi-chip BIST scheme[J]. Journal of Electronic Testing:Theory and Applications, 1997,(10): 87-95
  • 10熊险峰,张红南,杨献,陈为,司孝平.系统芯片的测试技术[J].半导体技术,2003,28(2):13-16. 被引量:3

共引文献25

同被引文献17

引证文献4

二级引证文献19

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部