摘要
从分析对比现有FFT实现技术的角度出发,选择采用基2/4/8的单步延迟FFT结构、16位的定点Q15数据表示格式,完成了一种FFT处理器的设计。通过三个选择器实现了变长度设计,同时还进行了乘法单元的优化,用Altera公司的StratixⅡ系列FPGA综合验证了其功能。最终基于Charter标准单元库的0.35μm CMOS工艺进行了实现,采用Synopsis Design Compiler进行了综合,结果表明后仿真功能正确,在50MHz的工作频率下,完成2048、1024、512点FFT分别仅需40.94μs、20.46μs和10.22μs,达到了高速设计的目的。
出处
《电子技术应用》
北大核心
2007年第1期115-119,共5页
Application of Electronic Technique